ADM32F036A3Q 数字信号处理器

数据手册

编号：JXDZ3.599.044SJSC

进芯科技 ADVCHIP

湖南进芯电子科技有限公司

2025 年 9 月

V1.5

目 次

1 产品特征 1

2 ADM32F036A3Q 简介 2

2.1 产品编码 2
2.2 系统概述 3
2.3 器件特性 4
2.4 引脚排布及说明 5
2.5 引脚定义 6

3 功能概述 9

3.1 方框图 9
3.2 内部存储映射 10
3.3 简要说明 14
3.3.1 ADM32F036A3Q DSP 14
3.3.2 控制律加速器 (CLA) 14
3.3.3 存储总线（哈佛总线架构） 14
3.3.4 外设总线 15
3.3.5 实时 JTAG 和分析 15
3.3.6 闪存 15
3.3.7 M0、 M1 SARAM 18
3.3.8 L0 SARAM、 L4 SARAM 和 L1、 L2 以及 L3 DPSARAM 18
3.3.9 引导 ROM 18
3.3.10 器件加密 20
3.3.11 SRAM 诊断 23
3.3.12 外设中断扩展 (PIE) 块 31
3.3.13 外部中断 (XINT1-XINT3) 31
3.3.14 内部零引脚振荡器、振荡器和 PLL 32
3.3.15 看门狗 32
3.3.16 外设时钟 32
3.3.17 低功耗模式 32
3.3.18 外设帧 0，1，2，3 (PFn) 33
3.3.19 通用输入/输出(GPIO) 复用器 34
3.3.20 32 位 CPU 定时器 (0，1，2) 34
3.3.21 控制外设 34
3.3.22 串行端口外设 35
3.4 寄存器映射 36
3.5 仿真寄存器 37
3.6 中断 37
3.6.1 外部中断 41

3.6.2 外部中断时序 41
3.6.3 中断寄存器 42
3.6.4 外部中断控制寄存器 48
3.7 系统控制 49
3.7.1 内部零引脚振荡器 51
3.7.2 晶体振荡器选项 52
3.7.3 PLL 时钟模块 53
3.7.4 输入时钟丢失（NMI 看门狗功能） 55
3.7.5 CPU 看门狗 56
3.7.6 系统寄存器 58
3.8 低功耗模式 68

4 外设 69

4.1 控制律加速器 (CLA) 69
4.1.1 CLA 寄存器描述 73
4.2 模拟模块 86
4.2.1 ADC 87
4.2.2 ADC MUX 109
4.2.3 比较器模块 109
4.2.4 可编程增益放大器（PGA）、运算放大器（OPA） 115
4.3 同步串行通信接口 (SPI) 模块 122
4.3.1 同步串行通信接口(SPI) 主模式时序 125
4.3.2 SPI 从模式时序 129
4.3.3 SPI 寄存器 131
4.4 本地互连网络 (LIN) 141
4.4.1 工作模式 143
4.4.2 远程唤醒 145
4.4.3 显性超时功能 145
4.4.4 失效安全特性 146
4.4.5 LIN 模块电气特性 146
4.4.6 LIN 寄存器描述 149
4.5 增强型控制器局域网络 (ECAN) 模块 180
4.5.1 ECAN 寄存器描述 184
4.6 可变速率控制局域网(CANFD)模块 208
4.6.1 简介 208
4.6.2 CANFD 协议说明 208
4.6.3 CANFD 模块特性说明 209
4.6.4 时钟配置 210
4.6.5 引脚配置 211
4.6.6 中断配置 212
4.6.7 传输模式 214

4.6.8 帧类型 216
4.6.9 发送帧 220
4.6.10 CIA603 时间戳 231
4.6.11 接收帧和滤波 232
4.6.12 休眠模式 233
4.6.13 错误 233
4.6.14 寄存器描述 235
4.7 内部串行 I2C 模块 268
4.7.1 I2C 电气特性和时序 270
4.7.2 寄存器映射 270
4.7.3 I2C 从机功能 279
4.7.4 I2C 寄存器（主机） 281
4.8 增强型 PWM 模块 (ePWM1/2/3/4) 294
4.8.1 增强型脉宽调制器 (ePWM) 时序 299
4.8.2 可编程控制故障区输入时序 299
4.8.3 寄存器描述 300
4.9 高分辨率 PWM (HRPWM) 330
4.9.1 高分辨率 PWM (HRPWM) 时序 330
4.10 增强型捕获模块 (eCAP1) 331
4.10.1 增强型捕获 (eCAP) 时序 332
4.10.2 eCAP 寄存器 332
4.11 高性能捕获 (HRCAP) 模块 340
4.11.1 高性能捕获(HRCAP) 时序 341
4.11.2 寄存器描述 341
4.12 JTAG 端口 347
4.13 GPIO MUX 348
4.13.1 GPIO 输出时序 354
4.13.2 GPIO 输入时序 354
4.13.3 输入信号的采样窗口宽度 356
4.13.4 低功耗唤醒时序 357
4.13.5 GPIO 寄存器 361

5 智能预驱 374

5.1 功能框图 374
5.2 概述 374
5.3 功能描述 375
5.3.1 母线电流过流保护 375
5.3.2 故障监测与 IIC 通信 376
5.3.3 PWM 栅极驱动 376
5.3.4 死区时间 379
5.3.5 传输延迟 379

5.3.6 VDS 过流检测 379
5.3.7 电荷泵 380
5.3.8 栅极驱动钳位 381
5.3.9 保护电路 382
6 供电介绍 383
6.1 片上 LDO 电源管理 383
6.2 内核 LDO /BOR/POR 384
6.2.1 片载电压稳压器 (LDO) 384
6.2.2 使用片载 LDO 384
6.2.3 片载上电复位 (POR) 和欠压复位(BOR) 电路 384
7 电气规范 385
7.1 建议的运行条件 385
7.2 电气特性 (1) 386
7.3 流耗 389
7.3.1 减少流耗 390
7.4 散热设计考虑 391
7.5 无信号缓冲的仿真器连接 391
7.6 时序参数符号 393
7.6.1 时序参数的通用注释 393
7.6.2 测试负载电路 393
7.6.3 器件时钟表 394
7.7 时钟要求和特性 394
7.8 电源时序 395
7.9 详细说明 398
7.10 闪存时序 399
8 热性能/机械数据 401

1 产品特征

- **单源供电**
  - 5.5~40V
  - 集成 LDO（内核 1.2V，IO 5V，模拟 3.0V)
  - 集成 POR、BOR 电路
  - 集成电荷泵电路
- **高性能 32 位定点 DSP 内核**
  - 主频最高 100MHz
  - 16×16、32×32 MAC 操作
  - 16×16 双 MAC 操作
  - 哈佛(Harvard)总线结构
  - 快速中断响应和处理
- **可编程控制律加速单元(CLA)**
  - 32 位浮点加速运算器
  - 加速代码与 CPU 代码并行执行
- **片内存储器资源**
  - 18K x 16 位 SARAM
  - 64K x 16 位 Flash
  - 8K x 16 位 BootROM
- **128 位安全密匙**
- **ADC**
  - 12 位 SAR，转换速率 4MSPS
  - 11 通道，带温度传感器通道
  - 输入范围 0~3V，内部基准
- **运算放大器**
  - 1 个 OP，可用于母线电流检测放大
  - 2 个 PGA，可用于相电流检测放大
- **集成三相高、低侧半桥驱动电路**
  - 六路 NMOSPre-Driver
  - 高侧 VCP 供电，无需额外自举电路
  - 低侧 VGL 供电，驱动电压稳定
  - 带 GDF、VDS、OTP 故障保护
- **电压比较器**
  - 3 个电压比较器
  - 外部或内置 8bitDAC 电压参考，
  - 输出关联 TZ，支持逐周期封波保护
- **增强型控制外设**
  - 3 个 32 位定时/计数器
  - 5 个 16 位定时/计数器
  - 2 路 PWM 输出
  - 1 个捕获单元(HRCAP1)
- **中断**
  - 最多 42 个由 PIE 设置的中断
- **串行通讯外设**
  - 1 通道 SPI
  - 1 通道 CAN(带 CANFD)
  - 1 个 LIN 控制+收发器，支持休眠和远程唤醒
- **IO**
  - 13 个通用 IO
- **时钟**
  - 10M 片内振荡器
  - 石英晶体振荡器/外部输入模式
  - PLL 倍频系数 1x~12x
- **支持 WDT**
- **支持 JTAG 在线仿真**
  - 分析和断点功能
  - 基于硬件的实时调试
- **QFN56 7X7 封装**
- **温度范围 -40℃~+125℃**
- **通过 AEC-Q100 认证**

2 ADM32F036A3Q 简介

2.1 产品编码

ADM32F036A3Q 产品代号编码规则：



器件标识：



2.2 系统概述



图 2-1 ADM32F036A3Q 系统框图

ADM32F036A3Q 是面向电机控制的 32 位 DSP 车规级改进型，集成 LDO、电荷泵和 6NMOS 预驱，搭载 100M 主频 32 位 DSP 处理核+CLA，增强型控制外设，CAN、CANFD、LIN(带收发器)、SPI、HRCAP 模块，12 位 ADC，电压比较器、温度传感器；可构成高集成度电机控制驱动核心，直接驱动功率管完成电机控制，支持有感、无感、方波、弦波等多模式。

2.3 器件特性

表 2-1 列出了 ADM32F036A3Q 器件的特性。

表 2-1 器件特性

功能		ADM32F036A3Q
封装类型		QFN56_7X7
指令周期		10ns
控制律加速器(CLA)		支持
片载闪存（16 位字）		64K
片载 SARAM（16 位字）		18K
片载闪存 / SARAM/OTP 块的代码安全		支持
引导 ROM (8K X 16)		支持
一次性可编程 (OTP) ROM（16 位字）		1K
ePWM 输出		2
eCAP 输入		1
看门狗定时器		支持
12 位 ADC	每秒百万次采样 (MSPS)	4
	转换时间	233.33ns
	通道	11
	温度传感器	支持
	单采样保持	支持
32 位 CPU 定时器		3
高分辨率 ePWM 通道		2
高性能捕获 (HRCAP) 模块		1
带有集成数模转换器 (DAC) 的比较器		3
增强型控制器局域网络 (eCAN)		1
本地互连网络 (LIN 控制器+收发器)		1
串行外设接口 (SPI)		1
可变速率控制局域网（CANFD）		1
I/O 引脚（共用）		13
外部中断		13
电源电压		5.5V~40V
温度选项	Q：-40°C 至 125°C （通过 AEC-Q100 认证）	支持

2.4 引脚排布及说明

图 2-2 展示了 56 引脚 QFN56 7*7 引脚排布。



图 2-2 ADM32F036A3Q 引脚排布-QFN56(7*7)

2.5 引脚定义

除 JTAG 引脚外，引脚复位时默认为 GPIO（另外注明除外）功能。所有 GPIO 引脚为 I/O/Z 且带有一个内部上拉电阻器，用户可软件配置启用/禁用此上拉电阻；复位时启用 GPIO 引脚的上拉电阻（PWM 引脚上的上拉电阻在复位时并不启用），AI 数字输入引脚无内部上拉电阻。

注意：AI 对应的数字输入引脚电平为 0~3V。

表 2-2 ADM32F036A3Q 引脚定义

管脚	名称	类型	功能说明
1	VSSA	电源	模拟地及参考地（禁止共用外部电流回路）
2	OP1P	模拟输入	OPA1 输入正端
3	OP1N	模拟输入	OPA1 输入负端
4	B1/OP1OUT	模拟输入 模拟输出	ADC 通道输入 B1 OPA1 输出
5	B2/COMP1B/AI10	模拟输入 模拟输出 数字输入	ADC 通道输入 B2 比较器 1B 输入端 数字输入 AI10（0~3V）
6	B4/COMP2B/AI12	模拟输入 模拟输出 数字输入	ADC 通道输入 B4 比较器 2B 输入端 数字输入 AI12（0~3V）
7	B6/COMP3B/AI14	模拟输入 模拟输出 数字输入	ADC 通道输入 B6 比较器 3B 输入端 数字输入 AI14（0~3V）
8	GPIO34/CMPOUT2/ CMPOUT3	数字 IO	通用 IO34 /比较器 2 输出/ 比较器 3 输出
9	GPIO35/TDI	数字 IO	通用 IO35/JTAG 数据输入
10	GPIO36/TMS	数字 IO	通用 IO36/JTAG 模式选择
11	GPIO37/TDO	数字 IO	通用 IO37/JTAG 数据输出
12	GPIO38/TCK	数字 IO	通用 IO38/JTAG 时钟输入
13	GPIO18/SPICLKA/ LINTXA/XCLKOUT	数字 IO	通用 IO18 /SPI-A 时钟/LIN-A 发送/时钟输出
14	GPIO19/SPISTEA/LINRXA/ HRCAP	数字 IO	通用 IO19/ SPI-A 从发送使能 / LIN-A 接收 /ECAP1/HRCAP1
15	GPIO17/SPISOMIA/TZ3	数字 IO	通用 IO17/SPI SOMI/TZ3 保护输入
16	GPIO16/SPISIMOA/TZ2	数字 IO	通用 IO16/SPI SIMO/TZ2 保护输入
17	GPIO1/EPWM1B /COMP1OUT	数字 IO	通用 IO1 /PWM1B 输出/ 比较器 1 输出
18	GPIO0/EPWM1A/CANRX/ CANFDRX	数字 IO	通用 IO0 /PWM1A、HRPWM 输出/ CAN 接收/ CANFDRX 接收
19	GPIO32/EPWMSYNC/ CANTX/CANFDTX	数字 IO	通用 IO32 /PWM 外部同步脉冲输入/ CAN 发送/CANFDTX 发送

管脚	名称	类型	功能说明
20	VDD	电源	内核电源 1.2V，外接去耦电容（禁止外接电源）
21	X2	模拟输出	晶体振荡器输出
22	X1	模拟输入	晶体振荡器输入
23	VDDIO	电源	IO 及内部 LDO 电源 3.3V~5V，外接去耦电容
24	SN	模拟输入	OPA 负输入端，连接到采样电阻
25	SP	模拟输入	OPA 正输入端，连接到采样电阻
26	GPIO9/HRCAP	数字 IO	通用 IO9/HRCAP
27	LIN_EN	数字 IO	LIN 收发器使能
28	VSS	地	模拟/数字地
29	LIN_BUS	I/O 总线	LIN 总线输入输出端
30	GH1	输出	高臂桥 FET1 的栅端
31	SH1	输出	高臂桥 FET1 的源极与低臂桥 FET1 的漏极连接端
32	GL1	输出	低臂桥 FET1 的栅端
33	GH2	输出	高臂桥 FET2 的栅端
34	SH2	输出	高臂桥 FET2 的源极与低臂桥 FET2 的漏极连接端
35	GL2	输出	低臂桥 FET2 的栅端
36	GH3	输出	高臂桥 FET3 的栅端
37	SH3	输出	高臂桥 FET3 的源极与低臂桥 FET3 的漏极连接端
38	GL3	输出	低臂桥 FET3 的栅端
39	VM	电源	芯片电源输入 5.5~40V 电压
40	VCP	电源	电荷泵输出
41	CPH	电源	增压泵开关节点。在 CPH 和 CPL 引脚之间连接一个额定值为电源电压（VM）的 0.1μF 的电容。
42	CPL	电源	增压泵开关节点。在 CPH 和 CPL 引脚之间连接一个额定值为电源电压（VM）的 0.1μF 的电容。
43	COM	地	低臂桥驱动及电荷泵公共端，功率地
44	AVDD	电源	内部模拟电源，外接 1uf 电容
45	VSS	地	模拟/数字地
46	VDDIO	电源	IO 及内部 LDO 电源 3.3V~5V，外接去耦电容
47	$\overline{\text{TRST}}$	数字 IO	JTAG 复位
48	$\overline{\text{XRS}}$	数字 IO	复位
49	A6/COMP3A /AI6	模拟输入	ADC 通道输入 A6/比较器输入 3A/ 数字输入 AI6（0~3V）
50	A4/COMP2A/ AI4	模拟输入	ADC 通道输入 A4/比较器输入 2A/ 数字输入 AI4（0~3V）
51	A3/PGA2P	模拟输入	ADC 通道输入 A3/PGA2 输入正端
52	A1/PGA2N	模拟输入	ADC 通道输入 A1/PGA2 输入负端

管脚	名称	类型	功能说明
53	A2/COMP1A/ AI2	模拟输入	ADC 通道输入 A2/比较器输入 1A / 数字输入 AI2（0~3V）
54	A0/PGA3P	模拟输入	ADC 通道输入 A0 /PGA3 输入正端
55	B0/PGA3N	模拟输入	ADC 通道输入 B0 /PGA3 输入负端
56	VDDA	电源	模拟电源 3V，外接去耦电容（禁止外接电源）

注:

(1) GPIO 通用输入/输出引脚，所有 GPIO 在复位后默认为输入状态；

(2) 建议模拟电源地与数字电源地隔离以保持指定精度；

3 功能概述

3.1 方框图



图 3-1 功能框图

3.2 内部存储映射

- 内部存储不可拓展。
- 外设帧 0、外设帧 1、外设帧 2 和外设帧 3 对应的地址空间仅限于数据存储，用户无法在程序空间访问这些地址。
- “受保护”（protected）意味着保存“写后读”操作的顺序，而非流水线顺序。
- 特定内存区域受 EALLOW 保护以防止配置之后的误操作写入。
- 地址 0x3D7C80-0x3D7CC0 包含内部振荡器和 ADC 校准例程，用户禁止对这些内存空间进行编程或者擦除。



图 3-2 ADM32F036A3Q 内部存储映射

表 3-1 ADM32F036A3Q 中闪存扇区的地址

地址范围	程序和数据空间
0x3E 8000-0x3E 9FFF	扇区 H (8K x 16)
0x3E A000-0x3E BFFF	扇区 G (8K x 16)
0x3E C000-0x3E DFFF	扇区 F (8K x 16)
0x3E E000-0x3E FFFF	扇区 E (8K x 16)
0x3F 0000-0x3F 1FFF	扇区 D (8K x 16)
0x3F 2000-0x3F 3FFF	扇区 C (8K x 16)
0x3F 4000-0x3F 5FFF	扇区 B (8K x 16)
0x3F 6000-0x3F 7F7F 0x3F 7F80-0x3F 7FF5 0x3F 7FF6-0x3F 7FF7 0x3F 7FF8-0x3F 7FFF	扇区 A (8K x 16) 当使用代码安全模块时，编程至 0x0000 引导至闪存进入点（程序分支指令） 安全密码（128 位）（不要设定为全零）

备注

- 如果启用代码加密功能，从 0x3F 7F80 到 0x3F 7FF5 的所有地址不能存放程序代码和数据，必须编程为 0x0000。
- 如果禁用代码加密功能，则 0x3F 7F80 到 0x3F 7FEF 地址可以存放程序代码和数据。0x3F 7FF0 到 0x3F 7FF5 地址只存放数据，不应包含程序代码。

表 3-2 对比了 0x3F 7F80 到 0x3F 7FF5 地址的使用区别。

表 3-2 使用安全代码模块的区别

地址范围	闪存	
	启用代码安全模块	禁用代码安全模块
0x3F 7F80-0x3F 7FEF	用 0x0000 填充	程序代码和数据。
0x3F 7FF0-0x3F 7FF5		只存放数据。

外设帧 1、2、3 被组合在一起，组成一个受读写保护的外设块。这种受保护模式确保了对这些块的所有访问都按照预期的顺序进行。然而，由于流水线的处理机制，如果在不同内存位置写入操作后紧接着进行读取操作，这些操作在 CPU 内存总线上的顺序将被颠倒。此情况可能在某些外设应用中引发问题，尤其是在用户期望写入操作超前于读取操作时。

为了解决这一问题，CPU 提供了一种块保护模式，该模式可以保护一个内存区域，确保操作顺序与预期一致（尽管这可能会增加一些额外的处理周期）。这种模式是可编程的，并且默认情况下会启用，以保护选定的区域。

针对内存映射区域内不同空间的等待状态，如表 3-3 所示。

表 3-3 等待状态

区域 (AREA)	等待状态 (CPU)	注释
M0 和 M1 SARAM	0 - 等待	固定的
外设帧 0	0 - 等待	
外设帧 1	0 - 等待（写入） 2 - 等待（读取）	周期可由已生成的外设扩展。 到外设帧 1 寄存器的背靠背写入操作将生成一个 1 周期停止（1 周期延迟）。
外设帧 2	0 - 等待（写入） 2 - 写入（读取）	固定的 周期不可由外设扩展。
外设帧 3	0 - 等待（写入） 2 - 等待（读取）	假定 CPU 和 CLA 间无冲突。周期可由已生成的外设扩展。
L0 SARAM	0 - 等待数据和程序	假定没有 CPU 冲突
L1 SARAM	0 - 等待数据和程序	假定没有 CPU 冲突
L2 SARAM	0 - 等待数据和程序	假定没有 CPU 冲突
L3 SARAM	0 - 等待数据和程序	假定没有 CPU 冲突
L4 SARAM	0 - 等待数据和程序	假定没有 CPU 冲突
OTP	可编程 1 - 等待最小	由闪存寄存器设定。 1 - 等待是等待状态所允许的最小数。
闪存	可编程 0 - 页式等待最小值 1 - 随机等待最小值 随机等待≥页式等待	由闪存寄存器设定。
闪存密码	16	密码位置的等待状态是固定的。
引导 - ROM	0 – 等待	

3.3 简要说明

3.3.1 ADM32F036A3Q DSP

ADM32F036A3Q 是面向电机控制的 32 位 DSP 车规级改进型，集成 LDO、电荷泵和 6NMOS 预驱，搭载 100M 主频 32 位 DSP 处理核和 CLA，增强型控制外设，CAN、CANFD、LIN(带收发器)、SPI、HRCAP 模块，12 位 ADC，电压比较器、温度传感器；

3.3.2 控制律加速器 (CLA)

控制律加速器是一款单精度（32 位）浮点协处理单元，具有其独立的总线结构、取指令机制和流水线。可指定 8 个独立的 CLA 任务。每个任务由软件或者一个外设（如 ADC、ePWM、eCAP 或者 CPU 定时器 0 等）触发。

CLA 一次执行一项任务直至完成。当一个任务完成时，PIE 产生一个中断到主 CPU，而 CLA 自动开始下一个优先级最高的挂起任务。

CLA 能够直接访问 ADC 的结果寄存器和 ePWM+HRPWM 寄存器。

CPU 和 CLA 之间可通过专用信息 RAM 进行数据传输。

3.3.3 存储总线（哈佛总线架构）

ADM32F036A3Q 存储总线架构为增强型哈佛总线架构，包含程序读总线、数据读总线和数据写总线。

程序读总线由 22 位地址总线和 32 位数据总线组成。数据读总线和数据写总线由 32 位地址总线和 32 位数据总线组成。多总线架构能够实现在一个单周期内取一个指令、读取一个数据值和写入一个数据值。所有连接在存储总线上的外设和内存，具有确定的总线访问优先级。存储总线访问的优先级可概括如下：

最高级：数据写入（内存总线上不能同时进行数据和程序写入）

程序写入（内存总线上不能同时进行数据和程序写入）

数据读取

程序读取（内存总线上不能同时进行程序读取和取指令）

最低级：取指令（内存总线上不能同时进行程序读取和取指令）

3.3.4 外设总线

ADM32F036A3Q 外设总线分为外设帧 1、外设帧 2 和外设帧 3。外设帧 1 支持 16 位和 32 位访问；外设帧 2 只支持 16 位访问；外设帧 3 支持 CLA、16 位和 32 位访问。

3.3.5 实时 JTAG 和分析

JTAG 口标准为 IEEE1149.1，支持实时运行模式，在处理器正在运行、执行代码并且处理中断时，可修改存储器、外设和寄存器值。

3.3.6 闪存

ADM32F036A3Q 片上闪存分为 Flash 和 OTP。Flash 存储大小为 64K x 16，被分为 8 个扇区，每个扇区大小为 8K x 16；OTP 大小为 1K x 16 ，地址范围为 0x3D 7800-0x3D 7BFF。

(1)用户能够单独擦除、编辑和验证一个扇区，但不能使用一个扇区或者 OTP 区域来执行擦除或者编辑其它扇区。

(2)具有特殊内存流水线操作以提升闪存中代码运行速度。

(3)闪存 和 OTP 被映射到程序和数据空间，用于执行程序或者存储数据信息。

(4)地址 0x3F 7FF0-0x3F 7FF5 为数据变量保留区，不能存放程序代码。

(5)闪存和 OTP 等待状态可由应用程序配置。

(6)可启用闪存流水线操作模式来提升闪存的性能（通过配置闪存选项寄存器实现）。在流水线模式下，线性代码执行的性能将显著高于仅配置由等待状态运行的原始性能。使用闪存流水线模式的性能提升效率视应用程序而定。

表 3-4 Flash/OTP 寄存器

名称	地址	大小（x16）	受 EALLOW 保护	说明(1)
FOPT	0x0A80	1	是	Flash选项寄存器
Reserved	0x0A81	1	是	保留
FPWR	0x0A82	1	是	Flash功耗模式寄存器
FSTATUS	0x0A83	1	是	状态寄存器
FSTDBYWAIT(2)	0x0A84	1	是	Flash休眠转就绪等待寄存器
FACTIVEWAIT(2)	0x0A85	1	是	Flash就绪转工作等待寄存器
FBANKWAIT	0x0A86	1	是	Flash读访问等待状态寄存器
FOTPWAIT	0x0A87	1	是	OTP读访问等待状态寄存器

(1) 此表中的寄存器受 CSM 保护。

(2) 该寄存器应当保持默认值



图 3-3 Flash 选项寄存器（FOPT）

表 3-5 Flash 选项寄存器字段描述（FOPT）

位域	位名	类型	初始值	描述
15:1	Reserved	R	0h	保留
0	ENPIPE	R/W	0h	使能Flash PIPE模式，当该位有效时，Flash流水线模式使能。流水线模式通过预取指提高取指效率。 当流水线模式被使能，Flash等待（页和随机）必须大于0 0：Flash流水线模式不使能 1：Flash流水线模式使能



图 3-4Flash 功耗模式寄存器（FPWR）

表 3-6 Flash 功耗寄存器字段描述（FPWR）

位域	位名	类型	初始值	描述
15:2	Reserved	R	0h	保留
1:0	PWR	R/W	0h	Flash功耗模式配置位。写入该位改变Flash的功耗 00：Flash休眠（最低功耗） 01：Flash准备 10：保留（不响应） 11：Flash工作（最高功耗）



图 3-5Flash 状态寄存器（FSTATUS）

表 3-7Flash 状态寄存器字段描述（FSTATUS）

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留
3	ACTIVEWAITS	R	0h	Flash准备到工作等待计数器状态位，此位指示相应的等待计数器是否正在超时访问 0：计数器未计数 1：计数器正在计数
2	STDBYWAITS	R	0h	Flash休眠到准备等待计数器状态位。此位指示相应的等待计数器是否正在超时访问 0：计数器未计数 1：计数器正在计数
1:0	PWRS	R	0h	功耗模式状态位，改位表示功耗模式状态，只有在适当的延时后才

				会进入新的模式设置值 00：Flash进入休眠模式 01：Flash进入准备模式 10：保留 11：Flash进入工作读模式



图 3-6Flash 休眠转就绪等待寄存器（FSTDBYWAIT）

表 3-8Flash 休眠转就绪等待寄存器字段描述（FSTDBYWAIT）

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留
8:0	STDBYWAIT	W/R	1FFh	Flash休眠到就绪等待计数 1FFh：512个SYSCLKOUT周期（默认）



图 3-7Flash 就绪到工作等待计数器寄存器（FACTIVEWAIT）

表 3-9Flash 就绪到工作等待寄存器字段描述（FACTIVEWAIT）

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留
8:0	ACTIVEWAIT	W/R	1FFh	Flash准备到工作等待计数 1FFh：512个SYSCLKOUT周期（默认）



图 3-8Flash 读访问等待器寄存器（FBANKWAIT）

表 3-10Flash 读访问等待寄存器字段描述（FBANKWAIT）

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11:8	PAGEWAIT	W/R	Fh	Flash页读等待状态，寄存器位指定了CPU时钟周期（0..15 SYSCLKOUT周期）内对闪存组进行页读取操作的等待状态数 0000：每次页读取Flash等待0个SYSCLKOUT周期 0001：每次页读取Flash等待1个SYSCLKOUT周期 ... 1111：每次页读取Flash等待15个SYSCLKOUT周期
7:4	Reserved	R	0h	保留
3:0	RANDWAIT	W/R	Fh	Flash随机读等待状态，寄存器位指定了CPU时钟周期（0..15 SYSCLKOUT周期）内对闪存进行随机读取操作的等待状态数 0000：每次随机读取Flash等待0个SYSCLKOUT周期

				0001：每次随机读取Flash等待1个SYSCLKOUT周期 ... 1111：每次随机读取Flash等待15个SYSCLKOUT周期



图 3-9OTP 读访问等待状态器寄存器（FOTPWAIT）

表 3-11OTP 读访问等待状态器字段描述（FOTPWAIT）

位域	位名	类型	初始值	描述
15:5	Reserved	R	0h	保留
4:0	OTPWAIT	W/R	1FFh	OTP读等待状态，寄存器位指定了CPU时钟周期（0..15 SYSCLKOUT周期）内对OTP进行读取操作的等待状态数 00000：非法值，OTPWAIT必须大于1 00001：每次OTP读取Flash等待2个SYSCLKOUT周期 00002：每次OTP读取Flash等待3个SYSCLKOUT周期 ... 11111：每次OTP读取Flash等待32个SYSCLKOUT周期

3.3.7 M0、M1 SARAM

M0、M1 为单周期访问 RAM，大小为 1K x 16；复位时堆栈指针指向 M1 的起始地址；M0 和 M1 被映射到程序和数据空间，可以执行代码或者存储数据变量。

3.3.8 L0 SARAM、L4 SARAM 和 L1、L2 以及 L3 DPSARAM

L0~L4 为 16K x 16 的单周期访问 RAM，双映射至程序空间和数据空间。L0 大小为 2K x 16；L4 大小 为 8K x 16；L1 和 L2 大小均为 1K x 16 并且与 CLA 共用，为 CLA 的数据空间； L3 大小为 4K x 16 并且与 CLA 共用，为 CLA 的程序空间。L1、L2 和 L3 为双端口 SRAM。

3.3.9 引导 ROM

引导 ROM 包含引导程序和用于数学相关算法中的标准表，例如 SIN/COS 波形。

表 3-12 引导模式选择

模式	GPIO37/TDO	GPIO34/ COMP2OUT/ COMP3OUT	$\overline{TRST}$	模式
3	1	1	0	取模式(GetMode)
2	1	0	0	等待
1	0	1	0	SCI
0	0	0	0	保留

EMU	x	x	1	仿真引导

3.3.9.1 仿真引导

连接仿真器时，GPIO37/TDO 引脚不能被用于引导模式选择。在这种情况下，引导 ROM 检测一个连接的仿真器，并使用 PIE 向量表中两个保留的 SARAM 位置内的内容来确定引导模式。如果两个位置内的内容均无效，则使用等待引导选项。可在仿真引导中访问所有引导模式选项。

3.3.9.2 GetMode

GetMode 的默认运行状态选项为引导至闪存。通过在 OTP 中设定两个位置，运行状态能够更改为其它的引导选项。如果两个 OTP 位置的内容均为无效，则引导至闪存。可指定以下加载器之一：SCI、SPI、I2C 或者 OTP。

3.3.9.3 引导加载器使用的外设引脚

表 3-13 显示了每一个外设引导加载器所使用的 GPIO 引脚。

表 3-13 外设引导加载引脚

引导加载器	外设加载器引脚
SPI	SPISIMOA (GPIO16) SPISOMIA (GPIO17) SPICLKA (GPIO18) SPISTEA(GPIO19)
CAN	CANRX (GPIO0) CANTX (GPIO32)

3.3.10 器件加密

ADM32F036A3Q 支持高级别加密以保护用户固件不受逆向工程损坏。该加密模块有一个 128 位密码（针对 16 个等待状态的硬编码），密码由用户写入闪存。一个代码加密模块（CSM）用于保护闪存/ROM/OTP 和 L0/L1/L4 SARAM 块。此加密特性防止未经授权的用户通过 JTAG 端口检查内存内容，或从外部内存执行代码或者试图引导加载恶意软件。为了启用到加密区域的访问，用户必须写入与闪存密码位置内存储值相匹配的正确的 128 位“KEY（密钥）”值。

仿真代码安全逻辑电路(ECSL)防止未经授权情形下对保护区域访问。在仿真器连接时，任何加密区域的代码或者数据访问将触发ECSL并断开仿真连接。为了实现加密代码下仿真，同时保持CSM 加密内存读取，用户必须向KEY 寄存器的低64 位写入正确的值，这个值与存储在闪存密码位置的低64 位的值相符合。请注意仍须执行闪存内所有128 位密钥的伪读取。如果密码位置的低64 位为全1（未被编辑），那么无须符合KEY 值。

当在器件加密时进行初始调试时，CPU 将开始运行并可执行一个指令来访问一个受保护的ECSL 区域。一旦情况发生，ECSL 将发生错误并使仿真器连接被断开。

注

- 编辑当代码安全密钥时，0x3F7F80 到 0x3F7FF5 间的所有地址不能被用作程序代码或者数据。这些位置必须编程为 0x0000。
- 如果代码安全特性未使用，地址 0x3F7F80 至 0x3F7FEF 可用于代码或者数据。地址 0x3F7FF0-0x3F7FF5 为数据保留且不能包含程序代码。
- 128 位密码（位于 0x3F7FF8-0x3F7FFF）不能写入全零。一旦写入全零将永久锁住此器件，请务必慎重。

代码安全模块免责声明

此器件所包含的代码安全模块（CSM）旨在保护存储在相关内存（ROM 或者闪存）中的数据，并且由原厂提供质量保证，与其标准条款和条件相一致，符合原厂发布的规范以获得适用于该期间的保修期。

但是，原厂不保证或声明CSM不会受到损坏或破坏，或无法通过其它方式访问相关存储器中存储的数据。而且，除了上述内容外，原厂也未对本器件的CSM或操作做任何保证或表示，包括任何隐含的用于特定用途的商用性或适用性保证。

在任何情况下，原厂均不对任何因使用CSM或本器件引起的任何后果性、特殊、间接、偶然或惩罚性损害负责，无论原厂是否告知此类损害。上述损害包括但不限于数据丢失、信誉损失、无法使用、业务中断或其它经济损失。

3.3.10.1 寄存器描述

表 3-14 代码安全模块(CSM)寄存器

名称	地址	大小（x16）	复位值	受 EALLOW 保护	说明
KEY0	0x00 0AE0	1	0xFFFF	是	128位密钥寄存器的第一个字
KEY1	0x00 0AE1	1	0xFFFF	是	128位密钥寄存器的第二个字
KEY2	0x00 0AE2	1	0xFFFF	是	128位密钥寄存器的第三个字
KEY3	0x00 0AE3	1	0xFFFF	是	128位密钥寄存器的第四个字
KEY4	0x00 0AE4	1	0xFFFF	是	128位密钥寄存器的第五个字
KEY5	0x00 0AE5	1	0xFFFF	是	128位密钥寄存器的第六个字
KEY6	0x00 0AE6	1	0xFFFF	是	128位密钥寄存器的第七个字
KEY7	0x00 0AE7	1	0xFFFF	是	128位密钥寄存器的第八个字
CSMSCR	0x00 0AEF	1	0x002F	否	CSM状态与控制寄存器
Flash中的密码位置（PWL）-仅用于CSM密码					
PWL0	0x3F 7FF8	1	用户定义	否	128位密钥寄存器的第一个字
PWL1	0x3F 7FF9	1	用户定义	否	128位密钥寄存器的第二个字
PWL2	0x3F 7FFA	1	用户定义	否	128位密钥寄存器的第三个字
PWL3	0x3F 7FFB	1	用户定义	否	128位密钥寄存器的第四个字
PWL4	0x3F 7FFC	1	用户定义	否	128位密钥寄存器的第五个字
PWL5	0x3F 7FFD	1	用户定义	否	128位密钥寄存器的第六个字
PWL6	0x3F 7FFE	1	用户定义	否	128位密钥寄存器的第七个字
PWL7	0x3F 7FFF	1	用户定义	否	128位密钥寄存器的第八个字

CSM状态与控制寄存器(CSMSCR)具体描述如下：



图 3-10 CSM 状态与控制寄存器(CSMSCR)

表 3-15 CSM 状态与控制寄存器(CSMSCR)位域描述

位域	位名	类型	初始值	描述
15	FORCESEC	W	0h	写1清除KEY寄存器并加密器件。 此位读出值为0。 清除KEY寄存器并加密设备。必须遵循第3.3.10.2节中描述的密码匹配流程，才能将设备解密。
14:1	RESERVED	R	002Eh	保留位
0	SECURE	R	1h	只读位，反应设备的安全状态 0：设备不安全(未加密) 1：设备安全(加密)

3.3.10.2 密钥匹配流程

密钥匹配流程(PMF)本质上是对密码(PWL)进行8次虚拟读取，然后对KEY寄存器进行8次写入。



提示：意KEY寄存器受EALLOW保护

图 3-11 密钥匹配流程(PMF)

注意：在设备被解锁之前任何对 CSM 密码的读取读出值都将为 0x0000。这些读取被标记为“虚拟读取”或“假读取”。应用程序会读取密码位置，但无论实际值是什么，始终会得到 0。最重要的是密码的实际值。如果实际值都为 0x FFFF，那么做这个“虚拟读取”将解锁设备。如果实际值都为 0x0000，那么无论应用程序代码做什么，都无法解锁设备。如果实际值不是所有的 0x FFFF 或 0x0000，则在执行虚拟读取时，实际值必须与用户提供的密码相匹配。

3.3.11 SRAM 诊断

ADM32F036A3Q 支持 M0、M1、CANFD_SRAM ECC 校验，能够对存储 1bit 错误纠错，2bit 错误及以上报错。对 L0SRAM、L1SRAM、L2SRAM、L3SRAM、L4SRAM、ECAN_SRAM 做奇偶校验。

注意:

ECC 能正确纠正单 bit 错误，且能对双 bit 错误报错，但不能校验多 bit 错误，当多 bit 错误时，电路不能正确给出标志和数据。

表 3-16 SRAM 诊断表

SRAM	ADDR	ECC	奇偶校验
M0SRAM	0x0-0x3FF	YES	
M1SRAM	0x400-0x7FF	YES	
PIE	0xD00-0xDFF		
CLA-to-CPU	0x1480-0x14FF		YES
CPU-to-CLA	0x1500-0x157F		YES
L0SRAM	0x8000-0x87FF		YES
L1SRAM	0x8800-0x8BFF		YES
L2SRAM	0x8C00-0x8FFF		YES
L3SRAM	0x9000-0x9FFF		YES
ECANA_SRAM	0x6100-0x61FF		YES
ECANB_SRAM	0x6040-0x60FF		YES
CANFD_SRAM		YES	

系统复位后 FLASH 初始化过程中会读出配置在 FLASH 中 0x3D_7E17~0x3D_7E14 中关于 ECC 使能和 SRAM 初始化选择值。

如果高 32 位不等于 0xAA55_AA55 时，系统不能开启 ECC 和奇偶校验功能，DSP 正常进入程序；

当高 32 位等于 0xAA55_AA55，则 SRAM 打开 ECC 或奇偶校验功能；

如果低 32 位不为 0xAA55_AA55，则内部 SRAM 初始化过程写入全 0；

如果低 32 位为 0xAA55_AA55，则内部 SRAM 在程序运行前进入自检，并会输出自检结果到结果寄存器 0x6212。

ECC 双 bit 错误和奇偶校验错误产生一个中断 DUL_PAR_int（仅报错）；

ECC 单 bit 错误产生另一个中断 SING_int（可校准）。

启动 SRAM 奇偶或 ECC 错误中断后退出中断时需清除所有中断标志，即对 0x6202 写 0xFF。



图 3-12 SRAM 诊断流程

表 3-17 SRAM 诊断寄存器

名称	地址	大小（x16）	受 EALLOW 保护	说明(1)
SRAMEINT	0x6200	1	否	SRAM中断使能寄存器
Reserved	0x6201	1	否	保留
SRAMEFLG	0x6202	1	否	SRAM中断标志寄存器
Reserved	0x6203	1	否	保留
M0EADDR	0x6204	1	否	M0SRAM ECC错误地址寄存器
M1EADDR	0x6205	1	否	M1SRAM ECC错误地址寄存器
L0ADDR	0x6206	1	否	L0SRAM奇偶错误地址寄存器

L1ADDR	0x6207	1	否	L1SRAM奇偶错误地址寄存器
L2ADDR	0x6208	1	否	L2SRAM奇偶错误地址寄存器
L3ADDR	0x6209	1	否	L3SRAM奇偶错误地址寄存器
L4ADDR	0x620A	1	否	L4SRAM奇偶错误地址寄存器
CLACPUADDR	0x620B	1	否	CLA-to-CPU RAM奇偶错误地址寄存器
CPUCLAADDR	0x620C	1	否	CPU-to-CLA RAM奇偶错误地址寄存器
ECANAADDR	0x620D	1	否	ECANA奇偶错误地址寄存器
ECANBADDR	0x620E	1	否	ECANB奇偶错误地址寄存器
M0ECCADDR	0x620F	1	否	M0SRAM ECC纠错地址寄存器
M1ECCADDR	0x6210	1	否	M1SRAM ECC纠错地址寄存器
Reserved	0x6211	1	否	保留
SRAMSDFLG	0x6212	1	否	SRAM自检错误标志寄存器

15	14	13	12	11	10	9	8
Reserved	CANFDEEN	CANFDCEEN	M1CEEN	M0CEEN	ECANBEEN	ECANAEEN	CLACPUEEN
R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h

7	6	5	4	3	2	1	0
CPUCLAEEN	L4EEN	L3EEN	L2EEN	L1EEN	L0EEN	M1EEN	M0EEN
W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h	W/R-0h

图 3-13 SRAM 中断使能寄存器（SRAMEINT）

表 3-18 SRAM 中断使能寄存器字段描述（SRAMEINT）

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留
14	CANFDEEN	W/R	0h	CANFD ECC纠正中断使能 0：不使能 1：使能
13	CANFDCEEN	W/R	0h	CANFD ECC错误中断使能 0：不使能 1：使能
12	M1CEEN	W/R	0h	M1SRAM ECC纠正中断使能 0：不使能 1：使能
11	M0CEEN	W/R	0h	M0SRAM ECC纠正中断使能 0：不使能 1：使能
10	ECANBEEN	W/R	0h	ECANB奇偶错误中断使能 0：不使能 1：使能
9	ECANAEEN	W/R	0h	ECANA奇偶错误中断使能 0：不使能 1：使能
8	CLACPUEEN	W/R	0h	CLA-to-CPU奇偶错误中断使能 0：不使能 1：使能
7	CPUCLAEEN	W/R	0h	CPU-to-CLA奇偶错误中断使能 0：不使能 1：使能
6	L4EEN	W/R	0h	L4SRAM奇偶错误中断使能 0：不使能 1：使能
5	L3EEN	W/R	0h	L3SRAM奇偶错误中断使能 0：不使能 1：使能

4	L2EEN	W/R	0h	L2SRAM奇偶错误中断使能 0：不使能 1：使能
3	L1EEN	W/R	0h	L1SRAM奇偶错误中断使能 0：不使能 1：使能
2	L0EEN	W/R	0h	L0SRAM奇偶错误中断使能 0：不使能 1：使能
1	M1EEN	W/R	0h	M1SRAM ECC错误中断使能 0：不使能 1：使能
0	M0EEN	W/R	0h	M0SRAM ECC错误中断使能 0：不使能 1：使能

15	14	13	12	11	10	9	8
Reserved	CANFD EFLG	CANFD CEFLG	M1 CEFLG	M0 CEFLG	ECANB EFLG	ECANA EFLG	CLACPU EFLG
R-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

7	6	5	4	3	2	1	0
CPUCLA EFLG	L4 EFLG	L3 EFLG	L2 EFLG	L1 EFLG	L0 EFLG	M1 EFLG	M0 EFLG
R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

图 3-14SRAM 中断标志寄存器（SRAMEFLG）

表 3-19SRAM 中断标志寄存器字段描述（SRAMEFLG）

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留
14	CANFDEFLG	R/W1C	0h	CANFD ECC纠正中断标志位 0：无ECC纠正产生，写0无效 1：有ECC纠正产生，写1清零
13	CANFDCEFLG	R/W1C	0h	CANFD ECC错误中断标志位 0：无CANFD ECC错误产生，写0无效 1：有CANFD ECC错误产生，写1清零
12	M1CEFLG	R/W1C	0h	M1SRAM ECC纠正中断标志位 0：无M1SRAM ECC纠正产生，写0无效 1：有M1SRAM ECC纠正产生，写1清零
11	M0CEFLG	R/W1C	0h	M0SRAM ECC纠正中断标志位 0：无M0SRAM ECC纠正产生，写0无效 1：有M0SRAM ECC纠正产生，写1清零
10	ECANBEFLG	R/W1C	0h	ECANB奇偶错误中断标志位 0：无ECANB奇偶错误产生，写0无效 1：有ECANB奇偶错误产生，写1清零
9	ECANAEFLG	R/W1C	0h	ECANA奇偶错误中断标志位 0：无ECANA奇偶错误产生，写0无效 1：有ECANA奇偶错误产生，写1清零
8	CLACPUEFLG	R/W1C	0h	CLA-to-CPU奇偶错误中断标志位 0：无CLA-to-CPU奇偶错误产生，写0无效 1：有CLA-to-CPU奇偶错误产生，写1清零
7	CPUCLAEFLG	R/W1C	0h	CPU-to-CLA奇偶错误中断标志位 0：无CPU-to-CLA奇偶错误产生，写0无效 1：有CPU-to-CLA奇偶错误产生，写1清零
6	L4EFLG	R/W1C	0h	L4SRAM奇偶错误中断标志位 0：无L4SRAM奇偶错误产生，写0无效 1：有L4SRAM奇偶错误产生，写1清零
5	L3EFLG	R/W1C	0h	L3SRAM奇偶错误中断标志位

				0：无L3SRAM奇偶错误产生，写0无效 1：有L3SRAM奇偶错误产生，写1清零
4	L2EFLG	R/W1C	0h	L2SRAM奇偶错误中断标志位 0：无L2SRAM奇偶错误产生，写0无效 1：有L2SRAM奇偶错误产生，写1清零
3	L1EFLG	R/W1C	0h	L1SRAM奇偶错误中断标志位 0：无L1SRAM奇偶错误产生，写0无效 1：有L1SRAM奇偶错误产生，写1清零
2	L0EFLG	R/W1C	0h	L0SRAM奇偶错误中断标志位 0：无L0SRAM奇偶错误产生，写0无效 1：有L0SRAM奇偶错误产生，写1清零
1	M1EFLG	R/W1C	0h	M1SRAM ECC错误中断标志位 0：无M1SRAM ECC错误产生，写0无效 1：有M1SRAM ECC错误产生，写1清零
0	M0EFLG	R/W1C	0h	M0SRAM ECC错误中断标志位 0：无M0SRAM ECC错误产生，写0无效 1：有M0SRAM ECC错误产生，写1清零



图 3-15M0SRAM ECC 错误地址寄存器（M0EADDR）

表 3-20 M0SRAM ECC 错误地址寄存器字段描述（M0EADDR）

位域	位名	类型	初始值	描述
15:0	M0EADDR	R	0h	M0 SRAM发生ECC错误地址

图 3-16M1SRAM ECC 错误地址寄存器（M1EADDR）

表 3-21 M1SRAM ECC 错误地址寄存器字段描述（M1EADDR）

位域	位名	类型	初始值	描述
15:0	M1EADDR	R	0h	M1 SRAM发生ECC错误地址



图 3-17L0SRAM 奇偶错误地址寄存器（L0ADDR）

表 3-22 L0SRAM 奇偶错误地址寄存器字段描述（L0ADDR）

位域	位名	类型	初始值	描述
15:0	L0ADDR	R	0h	L0 SRAM发生奇偶错误地址



图 3-18L1SRAM 奇偶错误地址寄存器（L1ADDR）

表 3-23 L1SRAM 奇偶错误地址寄存器字段描述（L1ADDR）

位域	位名	类型	初始值	描述
15:0	L1ADDR	R	0h	L1 SRAM发生奇偶错误地址



图 3-19L2SRAM 奇偶错误地址寄存器（L2ADDR）

表 3-24 L2SRAM 奇偶错误地址寄存器字段描述（L2ADDR）

位域	位名	类型	初始值	描述
15:0	L2ADDR	R	0h	L2 SRAM发生奇偶错误地址



图 3-20L3SRAM 奇偶错误地址寄存器（L3ADDR）

表 3-25 L3SRAM 奇偶错误地址寄存器字段描述（L3ADDR）

位域	位名	类型	初始值	描述
15:0	L3ADDR	R	0h	L3 SRAM发生奇偶错误地址



图 3-21L4SRAM 奇偶错误地址寄存器（L4ADDR）

表 3-26 L4SRAM 奇偶错误地址寄存器字段描述（L4ADDR）

位域	位名	类型	初始值	描述
15:0	L4ADDR	R	0h	L4 SRAM发生奇偶错误地址



图 3-22 CLA-to-CPU 奇偶错误寄存器地址（CLACPUADDR）

表 3-27 CLA-to-CPU 奇偶错误地址寄存器字段描述（CLACPUADDR）

位域	位名	类型	初始值	描述
15:0	CLACPUADDR	R	0h	CLA-to-CPU发生奇偶错误地址



图 3-23 CPU-to-CLA 奇偶错误寄存器地址（CPUCLAADDR）

表 3-28 CPU-to-CLA 奇偶错误地址寄存器字段描述（CPUCLAADDR）

位域	位名	类型	初始值	描述
15:0	CPUCLAADDR	R	0h	CPU-to-CLA发生奇偶错误地址



图 3-24 ECANA 奇偶错误地址寄存器（ECANAADDR）

表 3-29 ECANA 奇偶错误地址寄存器字段描述（ECANAADDR）

位域	位名	类型	初始值	描述
15:0	ECANAADDR	R	0h	ECANA发生奇偶错误地址



图 3-25 ECANB 奇偶错误地址寄存器（ECANBADDR）

表 3-30 ECANB 奇偶错误地址寄存器字段描述（ECANBADDR）

位域	位名	类型	初始值	描述
15:0	ECANBADDR	R	0h	ECANB发生奇偶错误地址

15		0
	M0ECCADDR	
	R-0h	

图 3-26 M0SRAM ECC 纠正地址寄存器（M0ECCADDR）

表 3-31 M0SRAM ECC 纠正地址寄存器字段描述（M0ECCADDR）

位域	位名	类型	初始值	描述
15:0	M0ECCADDR	R	0h	M0SRAM发生ECC纠正地址

15		0
	M1ECCADDR	
	R-0h	

图 3-27 M1SRAM ECC 纠正地址寄存器（M1ECCADDR）

表 3-32 M1SRAM ECC 纠正地址寄存器字段描述（M1ECCADDR）

位域	位名	类型	初始值	描述
15:0	M1ECCADDR	R	0h	M1SRAM发生ECC纠正地址

15	12	11	10	9	8
Reserved		CANFD SDFLG	ECANB SDFLG	ECANA SDFLG	CPUCLA SDFLG
R-0h		R-0h	R-0h	R-0h	R-0h

7	6	5	4	3	2	1	0
CLACPU SDFLG	L4 SDFLG	L3 SDFLG	L2 SDFLG	L1 SDFLG	L0 SDFLG	M1 SDFLG	M0 SDFLG
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

图 3-28 SRAM 启动自检测错误标志寄存器（SRAMSDFLG）

表 3-33 SRAM 启动自检测错误标志寄存器字段描述（SRAMSDFLG）

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11	CANFDSDFLG	R	0h	CANFD自检测错误标志 0：自检测无错误 1：自检测有错误
10	ECANBSDFLG	R	0h	ECANB自检测错误标志 0：自检测无错误 1：自检测有错误
9	ECANASDFLG	R	0h	ECANA自检测错误标志 0：自检测无错误 1：自检测有错误
8	CPUCLASDFLG	R	0h	CPU-to-CLA自检测错误标志 0：自检测无错误 1：自检测有错误
7	CLACPUSDFLG	R	0h	CLA-to-CPU自检测错误标志 0：自检测无错误 1：自检测有错误

6	L4SDFLG	R	0h	L4SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
5	L3SDFLG	R	0h	L3SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
4	L2SDFLG	R	0h	L2SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
3	L1SDFLG	R	0h	L1SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
2	L0SDFLG	R	0h	L0SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
1	M1SDFLG	R	0h	M1SRAM自检测错误标志 0：自检测无错误 1：自检测有错误
0	M0SDFLG	R	0h	M0SRAM自检测错误标志 0：自检测无错误 1：自检测有错误

3.3.12 外设中断扩展 (PIE) 块

PIE 模块将分散的中断源统一管理，将其集中到更少的中断输入点。PIE 能够支持多达 42 个外设中断。42 个中断被分成至 8 组，每组被提供 12 个 CPU 中断线（INT1 或者 INT12）中的 1 个。每个中断带有独立向量，并存储在专用 RAM 快，并支持用户改写。在处理中断时，CPU 会自动提取这些向量，同时保存关键寄存器，整个过程仅需 8 个 CPU 时钟周期，确保了对中断事件的快速响应。中断的优先级可以通过硬件和软件进行控制，且每个中断都可以在 PIE 模块中独立启用或禁用。

3.3.13 外部中断 (XINT1-XINT3)

ADM32F036A3Q 提供三个可屏蔽的外部中断（XINT1 至 XINT3），用户可以根据需要选择触发方式，包括负边沿触发、正边沿触发或双边沿触发。中断可以灵活启用或禁用，以适应不同的应用场景。此外，每个中断都配备了一个 16 位的自由运行增计数器，当检测到有效的中断边沿信号时计数器会清零，此功能可用于中断事件计时，从而实现中断事件的精确计时。

这些中断并不占用专用引脚，而是可以通过 GPIO0 至 GPIO31 引脚接收输入信号。这种设计使得中断资源的利用更加灵活，便于用户根据实际需求进行配置。

3.3.14 内部零引脚振荡器、振荡器和 PLL

ADM32F036A3Q 支持多种时钟源，包括内部零引脚振荡器、外部振荡器以及连接到片载振荡器电路的晶振。并且配备了一个 12 种倍频的 PLL，用户可以通过软件在线调整 PLL 倍率，以适应不同的运行需求。此外，PLL 模块还具备旁路模式。

为了更深入地了解时钟相关的电气规范和时序要求，建议参考文档中的 “电气规范”。

3.3.15 看门狗

ADM32F036A3Q 配备了两个看门狗定时器：一个是用于监控 CPU 的内部看门狗，另一个是用于检测时钟丢失的 NMI 看门狗。为了保持系统稳定，用户需要通过软件在规定的时间间隔内重置 CPU 看门狗计数器。如果未按时重置，CPU 看门狗将触发一个复位信号，重启处理器。用户也可以选择禁用 CPU 看门狗，以适应不同的应用需求。

NMI 看门狗则专门用于监测时钟系统的状态。NMI 看门狗仅在检测到时钟故障时被激活，并可配置生成一个中断或直接触发复位。

3.3.16 外设时钟

每个外设在不需要使用时，可禁用其输入时钟以降低功耗。

3.3.17 低功耗模式

ADM32F036A3Q 支持三种低功耗模式：

IDLE：将 CPU 设置为低功耗模式。在此模式下，可以选择性地关闭不必要的外设时钟，仅保留那些在 IDLE 期间必须持续运行的关键外设。当选定外设中断被触发或看门狗定时器溢出，可将处理器从 IDLE 模式中唤醒，恢复到正常工作状态。

STANDBY：关闭到 CPU 和外设的时钟。在此模式下，振荡器和 PLL 仍然运行。一个外部中断事件将唤醒处理器和外设。唤醒操作在检测到中断事件之后的下一个时钟周期执行。

HALT：此模式基本上会关闭设备并将其置于尽可能低的功耗模式。如果将内部零引脚振荡器用作时钟源，则默认情况下，HALT 模式会将其关闭。为了防止这些振荡器关断，可以使用 CLKCTL 寄存器中的 INTOSCnHALTI 位。因此，零引脚振荡器可用于在此模式下为

CPU 看门狗提供时钟。如果片内晶体振荡器用作时钟源，则在此模式下将其关断。复位或外部信号（通过 GPIO 引脚）或 CPU 看门狗可以将设备从此模式中唤醒。

在将设备置于HALT或者STANDBY模式前，CPU时钟 (OSCCLK) 和 WDCLK应来自同一个时钟源。

3.3.18 外设帧 0，1，2，3 (PFn)

此设备将外设分成四个部分。外设映射如下：

PF0： PIE：PIE 中断启用和控制寄存器加上 PIE 向量表

闪存：闪存控制、编程、擦除、验证寄存器

定时器：CPU 定时器 0，1，2 寄存器

CSM：代码安全模块 KEY 寄存器

ADC：ADC 结果寄存器

CLA：控制率加速器寄存器和消息 RAM

PF1： GPIO：GPIO MUX 配置和控制寄存器

eCAN：eCAN 邮箱和控制寄存器

CANFD：CANFD 缓存和控制寄存器

LIN：本地互联网络配置和控制寄存器

eCAP：增强型捕获模块和寄存器

HRCAP：高性能捕获模块和寄存器

PF2： SYS：系统控制寄存器

SPI： SPI 控制和 RX/TX 寄存器

ADC：ADC 状态、控制和配置寄存器

XINT：外部中断寄存器

PF3： ePWM：PWM 寄存器

HRPWM：高精度 PWM 寄存器

比较器：比较器模块

3.3.19 通用输入/输出(GPIO) 复用器

大多数的外设信号与 GPIO 复用，复位时所有 GPIO 引脚被配置为输入。用户能够独立设定每一个引脚作为 GPIO 模式还是外设信号模式。对于特定的输入引脚，用户可以选择输入限定系统时钟周期窗口，过滤掉毛刺噪声。GPIO 可用于将设备从特定低功耗模式唤醒。

3.3.20 32 位 CPU 定时器 (0，1，2)

CPU 定时器 0、1 和 2 是完全一样的 32 位定时器，可预先设定周期和 16 位时钟预分频。定时器有一个 32 位倒计数寄存器，当寄存器在计数达到 0 时生成一个中断，并自动重新载入一个 32 位的周期值。

CPU 定时器 0 用于一般用途，并连接到 PIE 模块；CPU 定时器 1 也用于一般用途，可以连接到 CPU 的 INT13；CPU 定时器 2 是为 DSP/BIOS 保留，并连接到 CPU 的 INT14，如果未使用 DSP/BIOS，则 CPU 定时器 2 可供一般使用。

CPU 定时器 2 可由下列任何一种方式进行计时：

- SYSCLKOUT（默认）
- 内部零引脚振荡器 (INTOSC)
- 外部时钟源

3.3.21 控制外设

ePWM： 增强型 PWM 外设支持独立/互补 PWM 生成、前/后沿的可调死区生成、锁存/逐周期跳闸机制。一些 PWM 引脚支持 HRPWM 高分辨率占空比和周期特性。支持更高的死区分辨率、增强的 SOC 和中断生成，以及高级触发，包括基于比较器输出的跳闸功能。

eCAP： 增强型捕获使用 32 位时基，并在连续或者单次捕获模式下记录多达 4 个可编程事件此外设也可配置为生成辅助 PWM 信号。

ADC： ADC 为一个 12 位转换器，有 15 个单端通道输入引脚。它包含一个用于同步采样的采样保持单元。

比较器： 每个比较器模块由一个模拟比较器和一个内部 8 位基准（DAC）组成。

HRCAP：高分辨率捕获外设可以通过一个 16 位计数器（从 HCCAPCLK 计时）以正常捕获模式运行，或者通过利用内置校准逻辑和校准库在高分辨率捕获模式下运行。

3.3.22 串行端口外设

SPI： 可编程比特传输速率；可编程数据长度（1 至 16 位）；包含一组 4 级深度接收和发送 FIFO。

eCAN： 支持 32 个邮箱、消息时间戳并与 CAN 2.0B 兼容。

CANFD：可变速率 CAN，支持 CAN2.0B。

LIN： LIN 1.3 或者 2.2 兼容外设，可配置为 SCI 端口模式使用。

3.4 寄存器映射

此器件包含 4 个外设寄存器空间，这些空间分类如下：

外设帧 0：直接映射到 CPU 内存总线的外设，请参阅表 3-34。

外设帧 1：映射到 32 位外设总线的外设，请参阅表 3-35。

外设帧 2：映射到 16 位外设总线的外设，请参阅表 3-36。

外设帧 3：映射到 32 位外设总线并可由 CLA 访问的外设，请参阅表 3-37。

表 3-34 外设帧 0 寄存器(1)

名称	地址范围	大小（x16）	受 EALLOW 保护(2)
仿真寄存器	0x00 0880-0x00 0984	261	支持
系统功耗控制寄存器	0x00 0985-0x00 0987	3	支持
闪存寄存器(3)	0x00 0A80-0x00 0ADF	96	支持
代码安全模块寄存器	0x00 0AE0-0x00 0AEF	16	支持
ADC 寄存器（0 等待只读）	0x00 0B00-0x00 0B0F	16	否
CPU 定时器 0/1/2 寄存器	0x00 0C00-0x00 0C3F	64	否
PIE 寄存器	0x00 0CE0-0x00 0CFF	32	否
PIE 向量表	0x00 0D00-0x00 0DFF	256	否
CLA 寄存器	0x00 1400-0x00 147F	128	支持
CLA 到 CPU 消息 RAM（忽略 CPU 写入）	0x00 1480-0x00 14FF	128	不适用
CPU 到 CLA 消息 RAM（忽略 CLA 写入）	0x00 1500-0x00 157F	128	不适用

(1) 外设帧 0 中的寄存器支持 16 位和 32 位访问。

(2) 如果寄存器是 EALLOW 受保护的，在 EALLOW 指令被执行前写入无效。EDIS 指令禁用写入以防止杂散代码或指针破坏寄存器值。

(3) 闪存寄存器也受到代码安全模块（CSM）的保护。

表 3-35 外设帧 1 寄存器

名称	地址范围	大小（x16）	受 EALLOW 保护
eCAN 寄存器	0x00 6000-0x00 61FF	512	(1)
eCAP1 寄存器	0x00 6A00-0x00 6A1F	32	否
HRCAP1 寄存器	0x00 6AC0-0x00 6ADF	32	(1)
LIN-A 寄存器	0x00 6C00-0x00 6C7F	128	(1)
CANFD 寄存器	0x00 6C80-0x00 6F7F	768	否
GPIO 寄存器	0x00 6F80-0x00 6FFF	128	(1)

（1）部分寄存器受 EALLOW 保护。详细信息请参阅各模块寄存器描述。

表 3-36 外设帧 2 寄存器

名称	地址范围	大小（x16）	受 EALLOW 保护
系统控制寄存器	0x00 7010-0x00 702F	32	是
SPI-A 寄存器	0x00 7040-0x00 704F	16	否
SCI-A 寄存器	0x00 7050-0x00 705F	16	否
NMI 看门狗中断寄存器	0x00 7060-0x00 706F	16	是
外部中断寄存器	0x00 7070-0x00 707F	16	是
ADC 寄存器	0x00 7100-0x00 717F	128	(1)

（1）部分寄存器受 EALLOW 保护。详细信息请参阅各模块寄存器说明。

表 3-37 外设帧 3 寄存器

名称	地址范围	大小（x16）	受 EALLOW 保护
比较器 1 寄存器	0x00 6400-0x00 641F	32	(1)
比较器 2 寄存器	0x00 6420-0x00 643F	32	(1)
比较器 3 寄存器	0x00 6440-0x00 645F	32	(1)
ePWM1 + HRPWM1 寄存器	0x00 6800-0x00 683F	64	(1)
ePWM2 + HRPWM2 寄存器	0x00 6840-0x00 687F	64	(1)
ePWM3 + HRPWM3 寄存器	0x00 6880-0x00 68BF	64	(1)
ePWM4 + HRPWM4 寄存器	0x00 68C0-0x00 68FF	64	(1)
ePWM5 + HRPWM5 寄存器	0x00 6900-0x00 693F	64	(1)

（1） 某些寄存器受 EALLOW 保护。详细信息请参阅各模块寄存器说明。

3.5 仿真寄存器

表 3-38 仿真寄存器

名称	地址范围	大小（x16）	说明	受 EALLOW 保护
DEVICECNF	0x00 0880 0x00 0881	2	器件配置寄存器	支持
PARTID	0x3D7C04	1	部件 ID 寄存器 0x0900	否
CLASSID	0x0882	1	类别 ID 寄存器 0x0900	否
ONLYID	0x3D7C00 0x3D7C01 0x3D7C02 0x3D7C03	4	芯片唯一码（64 位随机值）	否

3.6 中断

图 3-29 所示为外部和 PIE 中断源。



图 3-29 外部和 PIE 中断源

8 个 PIE 块中断组合成一个 CPU 中断。总计 12 个 CPU 中断组，每组有 8 个中断，但本产品最多使用其中 42 个中断。

TRAP #VectorNumber 指令将程序控制权转移到与指定向量对应的中断服务程序。

TRAP #0 指令尝试将程序控制转移到复位向量所指向的地址。但是，PIE 向量表不包含复位向量。因此，在启用 PIE 时，不应使用 TRAP #0 指令，否则将导致未知运行状态。

当 PIE 启用时，TRAP #1 到 TRAP #12 指令会将程序控制权转移到与 PIE 组中的第一个向量对应的中断服务程序。例如：TRAP #1 指令从 INT1.1 获取向量，TRAP #2 指令从 INT2.1 获取向量，依此类推。



图 3-30 使用 PIE 块的中断复用

表 3-39 PIE 多路复用的外设中断向量表(1)

	INTx.8	INTx.7	INTx.6	INTx.5	INTx.4	INTx.3	INTx.2	INTx.1
INT1.y	WAKEINT (LPM/WD) 0xD4E	TINT0 (定时器 0) 0xD4C	ADCINT9 (ADC) 0xD4A	XINT2 外部内部 2 0xD48	XINT1 外部内部 1 0xD46	保留 - 0xD44	ADCINT2 (ADC) 0xD42	ADCINT1 (ADC) 0xD40
INT2.y	保留 - 0xD5E	保留 - 0xD5C	保留 - 0xD5A	EPWM5_TZINT (ePWM5) 0xD58	EPWM4_TZINT (ePWM4) 0xD56	EPWM3_TZINT (ePWM3) 0xD54	EPWM2_TZINT (ePWM2) 0xD52	EPWM1_TZINT (ePWM1) 0xD50
INT3.y	保留 - 0xD6E	保留 - 0xD6C	保留 - 0xD6A	EPWM5_INT (ePWM5) 0xD68	EPWM4_INT (ePWM4) 0xD66	EPWM3_INT (ePWM3) 0xD64	EPWM2_INT (ePWM2) 0xD62	EPWM1_INT (ePWM1) 0xD60
INT4.y	保留 - 0xD7E	HRCAP1_INT (HRCAP1) 0xD7C	保留 - 0xD7A	保留 - 0xD78	SING_int 0xD76	DUL_PAR_int 0xD74	CANFD 0xD72	ECAP1_INT - 0xD70
INT5.y	保留 - 0xD8E	保留 - 0xD8C	保留 - 0xD8A	保留 - 0xD88	保留 - 0xD86	保留 - 0xD84	保留 - 0xD82	保留 - 0xD80
INT6.y	保留 - 0xD9E	保留 - 0xD9C	保留 - 0xD9A	保留 - 0xD98	SPITXINTB (SPI-B) 0xD96	SPIRXINTB (SPI-B) 0xD94	SPITXINTA (SPI-A) 0xD92	SPIRXINTA (SPI-A) 0xD90
INT7.y	保留 - 0xDAE	保留 - 0xDAC	保留 - 0xDAA	保留 - 0xDA8	保留 - 0xDA6	保留 - 0xDA4	保留 - 0xDA2	保留 - 0xDA0
INT8.y	保留 - 0xDBE	保留 - 0xDBC	保留 - 0xDBA	保留 - 0xDB8	保留 - 0xDB6	CANFD 0xDB4	I2CINT2A (I2C-A) 0xDB2	I2CINT1A (I2C-A) 0xDB0
INT9.y	保留 - 0xDCE	保留 - 0xDCC	ECAN1_INTA (CAN-A) 0xDCA	ECAN0_INTA (CAN-A) 0xDC8	LIN1_INTA (LIN-A) 0xDC6	LIN0_INTA (LIN-A) 0xDC4	SCITXINTA (SCI-A) 0xDC2	SCIRXINTA (SCI-A) 0xDC0
INT10.y	ADCINT8 (ADC) 0xDDE	ADCINT7 ADC 0xDDC	ADCINT6 ADC 0xDDA	ADCINT5 ADC 0xDD8	ADCINT4 ADC 0xDD6	ADCINT3 ADC 0xDD4	ADCINT2 ADC 0xDD2	ADCINT1 ADC 0xDD0
INT11.y	CLA1_INT8 (CLA) 0xDEE	CLA1_INT7 (CLA) 0xDEC	CLA1_INT6 (CLA) 0xDEA	CLA1_INT5 (CLA) 0XDE8	CLA1_INT4 (CLA) 0xDE6	CLA1_INT3 (CLA) 0xDE4	CLA1_INT2 (CLA) 0xDE2	CLA1_INT1 (CLA) 0xDE0
INT12.y	LUF (CLA) 0xDFE	LVF (CLA) 0xDFC	保留 - 0xDFA	保留 - 0xDF8	保留 - 0xDF6	保留 - 0xDF4	保留 - 0xDF2	XINT3 外部 内部 3 0xDF0

(1)在 96 个可能的中断中，部分中断未使用。这些中断是为将来的设备保留的。如果在 PIEIFRx 级别启用这些中断，则这些中断可以用作软件中断，前提是组内的任何中断均未被外设使用。否则，在修改 PIEIFR 时意外清除其标志，可能会丢失来自外设的中断。总之，在如下两种情况下，保留的中断可以用作软件中断：

- 组内所有外设均未触发中断请求。
- 该组没有被分配外设中断（例如，PIE 组 7）。

表 3-40 PIE 配置和控制寄存器

名称	地址	大小（X 16）	说明 (1)
PIECTRL	0x 0CE0	1	PIE,控制寄存器
PIEACK	0x 0CE1	1	PIE,确认寄存器
PIEIER1	0x 0CE2	1	PIE,INT1 组启用寄存器
PIEIFR1	0x 0CE3	1	PIE,INT1 组标志寄存器
PIEIER2	0x 0CE4	1	PIE,INT2 组启用寄存器
PIEIFR2	0x 0CE5	1	PIE,INT2 组标志寄存器
PIEIER3	0x 0CE6	1	PIE,INT3 组启用寄存器
PIEIFR3	0x 0CE7	1	PIE,INT3 组标志寄存器
PIEIER4	0x 0CE8	1	PIE,INT4 组启用寄存器
PIEIFR4	0x 0CE9	1	PIE,INT4 组标志寄存器
PIEIER5	0x 0CEA	1	PIE,INT5 组启用寄存器
PIEIFR5	0x 0CEB	1	PIE,INT5 组标志寄存器
PIEIER6	0x 0CEC	1	PIE,INT6 组启用寄存器
PIEIFR6	0x 0CED	1	PIE,INT6 组标志寄存器
PIEIER7	0x 0CEE	1	PIE,INT7 组启用寄存器
PIEIFR7	0x 0CEF	1	PIE,INT7 组标志寄存器
PIEIER8	0x 0CF0	1	PIE,INT8 组启用寄存器
PIEIFR8	0x 0CF1	1	PIE,INT8 组标志寄存器
PIEIER9	0x 0CF2	1	PIE,INT9 组启用寄存器
PIEIFR9	0x 0CF3	1	PIE,INT9 组标志寄存器
PIEIER10	0x 0CF4	1	PIE,INT10 组启用寄存器
PIEIFR10	0x 0CF5	1	PIE,INT10 组标志寄存器
PIEIER11	0x 0CF6	1	PIE,INT11 组启用寄存器
PIEIFR11	0x 0CF7	1	PIE,INT11 组标志寄存器
PIEIER12	0x 0CF8	1	PIE,INT12 组启用寄存器
PIEIFR12	0x 0CF9	1	PIE,INT12 组标志寄存器
保留	0x 0CFA-0x 0CFF	6	保留

（1）PIE 配置和控制寄存器未受 EALLOW 模式保护。PIE 向量表受保护。

3.6.1 外部中断

表 3-41 外部中断寄存器

名称	地址	大小（X 16）	说明
XINT1CR	0x00 7070	1	XINT1 配置寄存器
XINT2CR	0x00 7071	1	XINT2 配置寄存器
XINT3CR	0x00 7072	1	XINT3 配置寄存器
XINT1CTR	0x00 7078	1	XINT1 计数器寄存器
XINT2CTR	0x00 7079	1	XINT2 计数器寄存器
XINT3CTR	0x00 707A	1	XINT3 计数器寄存器

每个外部中断可由上升沿、下降沿或双沿启用、禁用或限定。

3.6.2 外部中断时序

表 3-42 外部中断时序要求(1)

参数	测试条件	最小值	最大值	单位
$t_{w(INT)}$(2) 脉冲持续时间，INT 输入低电平/高电平的时间	同步	$1t_{c(SCO)}$		周期
	带输入限定器	$1t_{c(SCO)}+t_{w(IQSW)}$		周期

(1) 该时序适用于为 ADCSOC 功能性所配置的任一 GPIO 引脚。

表 3-43 外部中断开关特性

参数	最小值	最大值	单位
$T_{d(INT)}$ INT 低电平/高电平到中断向量提取的延迟时间		$t_{w(IQSW)} + 12t_{c(SCO)}$	周期



图 3-31 外部中断时序

3.6.3 中断寄存器

3.6.3.1 PIE中断控制寄存器



图 3-32 PIE 中断控制寄存器

表 3-44 PIE 中断控制寄存器位域描述

位域	位名	类型	初始值	描述
15:1	PIEVECT	R	0h	位15～1,表示从向量表中取出的向量地址。这些位保留从PIE向量表中读取的中断向量地址。忽略了地址的最低有效位，只用到位15～1。用户可以读取该向量值，以确定是哪一个中断。例如，如果PIECTRL=0x0D27，则从地址0x0D26（非法操作中断入口）处读取回入口向量。 注：处理NMI时，PIEVECT位字段不会像处理其他中断时那样反映向量。
0	ENPIE	R/W	0h	位0,使能向量获取位。当该位置1时，所有向量从PIE向量表中取；如果该位为0，禁止PIE，向量从BootROM中的CPU向量表中取。即使禁止PIE，所有的PIE寄存器（PIEACK、PIEIFR、PIEIER）都是可以访问的。 注：不会从PIE读取复位向量，即使PIE是使能的。复位向量总是从BootROM中读取。

3.6.3.2 PIE中断应答寄存器

图 3-33 PIE 中断应答寄存器

表 3-45 PIE 中断应答寄存器位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	位15~12，保留位。
11:0	PIEACK	R/W1C	0h	PIEACK中的每个位都指向一个特定的PIE组。Bit0表示PIE第1组中

				断的CPU响应情况，Bit1表示PIE第2组中断的CPU响应情况，.....，Bit11表示PIE第12组中断的CPU响应情况。 该寄存器某一位为0，则表示PIE可以从相应的组向CPU发送中断。 b该寄存器的某一位为1，则表示来自相应组的中断已被发送到CPU，并且来自该组的所有其他中断当前都被阻塞。 向相应的中断位写入1，清除该位，0的写入将被忽略。如果该组有中断挂起，则PIE模块将该挂起的中断脉冲输入到CPU。

3.6.3.3 PIE中断标志寄存器

共有 12 个 PIEIFR 寄存器，PIE 模块使用的每个 CPU 中断（INT1-INT12）都有一个寄存器。



图 3-34 PIE 中断标志寄存器

表 3-46 PIE 中断标志寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	位15～0，保留位。
7	INTx.8	R/W	0h	位7～0，INTx.8～INTx.1：这些寄存器位表示当前是否有中断。它们的作用与CPU内核中断标志寄存器类似。当一个中断有效时，对应的寄存器位置1。当响应中断处理完成或向寄存器中的对应位写入0可以清零该位。读这些寄存器位也可以确定哪一个中断有效或挂起。INTx对应于CPU的INT1～INT12。 注：1）在中断处理的中断矢量获取期间，PIEIFR寄存器位会被清零 2）CPU访问PIEIFR寄存器时，有硬件优先级。
6	INTx.7	R/W	0h	
5	INTx.6	R/W	0h	
4	INTx.5	R/W	0h	
3	INTx.4	R/W	0h	
2	INTx.3	R/W	0h	
1	INTx.2	R/W	0h	
0	INTx.1	R/W	0h	

3.6.3.4 PIE中断使能寄存器

共有 12 个 PIEIER 寄存器，PIE 模块使用的每个 CPU 中断（INT1-INT12）都有一个寄存器。



图 3-35 PIE 中断使能寄存器

表 3-47 PIE 中断使能寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	位15～0，保留位。
7	INTx.8	R/W	0h	位7～0，INTx.8～INTx.1：这些寄存器位分别使能中断组中的一个中断，与CPU内核中断使能寄存器作用相似。写入1则对应的中断使能；写入0将禁止对应的中断。INTx对应于CPU的INT1～INT12。
6	INTx.7	R/W	0h	
5	INTx.6	R/W	0h	
4	INTx.5	R/W	0h	
3	INTx.4	R/W	0h	
2	INTx.3	R/W	0h	

1	INTx.2	R/W	0h	
0	INTx.1	R/W	0h	

3.6.3.5 CPU中断标志寄存器

CPU 中断标志寄存器（InterruptFlagRegister，IFR）是 16 位的 CPU 寄存器，地址为 0006H，它用来识别和清除挂起的中断。IFR 包含 CPU 级的所有可屏蔽中断（INT1 ~ INT14，DLOGINT 和 RTOSINT）的标志位。当 PIE 使能时，PIE 模块组合中断到 INT1 ~ INT12。当请求一个可屏蔽中断时，对应的外设模块控制寄存器的标志位置 1。如果对应的屏蔽位也为 1，则向 CPU 发出中断请求，设置 IFR 中的相应标志。这表示中断正被挂起或等待应答。

15	14	13	12	11	10	9	8
RTOSINT	DLOGINT	INT14	INT13	INT12	INT11	INT10	INT9
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
INT8	INT7	INT6	INT5	INT4	INT3	INT2	INT1
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 3-36 CPU 中断标志寄存器

表 3-48 CPU 中断标志寄存器位域描述

位域	位名	类型	初始值	描述
15	RTOSINT	R/W	0h	实时操作系统中断标志。RTOSINT是RTOS中断标志。 0：无RTOS中断等待处理。 1：至少有一个RTOS中断等待处理。向该位写入0将其清除为0并清除中断请求。
14	DLOGINT	R/W	0h	数据记录中断标志。DLOGINT是数据记录中断的标志。 0：无DLOGINT待处理。 1：至少有一个DLOGINT中断等待处理。向该位写入0将其清除为0并清除中断请求。
13	INT14	R/W	0h	中断14标志。INT14是连接CPU中断级INT14的中断标志。 0：无INT14中断等待处理。 1：至少有一个INT14中断等待处理。向该位写入0将其清除为0并清除中断请求。
12	INT13	R/W	0h	中断13标志。INT13是连接到CPU中断级INT13的中断标志。 0：无INT13中断等待处理。 1：至少有一个INT13中断等待处理。向该位写入0将其清除为0并清除中断请求。
11	INT12	R/W	0h	中断12标志。INT12是连接CPU中断级INT12的中断标志。 0：无INT12中断等待处理。 1：至少有一个INT12中断等待处理。向该位写入0将其清除为0并清除中断请求。
10	INT11	R/W	0h	中断11标志。INT11是连接CPU中断级INT11的中断标志。 0：无INT11中断等待处理。 1：至少有一个INT11中断等待处理。向该位写入0将其清除为0并清除中断请求。
9	INT10	R/W	0h	中断10标志。INT10是连接到CPU中断级INT10的中断标志。 0：无INT10中断等待处理。 1：至少有一个INT10中断等待处理。向该位写入0将其清除为0并清除中断请求。
8	INT9	R/W	0h	中断9标志。INT9是连接CPU中断级INT9的中断标志。 0：无INT9中断等待处理。 1：至少有一个INT9中断等待处理。向该位写入0将其清除为0并清除中断请求。

7	INT8	R/W	0h	中断8标志。INT8是连接到CPU中断级INT8的中断标志。 0：无INT8中断等待处理。 1：至少有一个INT8中断等待处理。向该位写入0将其清除为0并清除中断请求。
6	INT7	R/W	0h	中断7标志。INT7是连接CPU中断级INT7的中断标志。 0：无INT7中断等待处理。 1：至少有一个INT7中断等待处理。向该位写入0将其清除为0并清除中断请求。
5	INT6	R/W	0h	中断6标志。INT6是连接到CPU中断级INT6的中断标志。 0：无INT6中断等待处理。 1：至少有一个INT6中断等待处理。向该位写入0将其清除为0并清除中断请求。
4	INT5	R/W	0h	中断5标志。INT5是连接到CPU中断级INT5的中断标志。 0：无INT5中断等待处理。 1：至少有一个INT5中断等待处理。向该位写入0将其清除为0并清除中断请求。
3	INT4	R/W	0h	中断4标志。INT4是连接CPU中断级INT4的中断标志。 0：无INT4中断等待处理。 1：至少有一个INT4中断等待处理。向该位写入0将其清除为0并清除中断请求。
2	INT3	R/W	0h	中断3标志。INT3是连接CPU中断级INT3的中断标志。 0：无INT3中断等待处理。 1：至少有一个INT3中断等待处理。向该位写入0将其清除为0并清除中断请求。
1	INT2	R/W	0h	中断2标志。INT2是连接到CPU中断级INT2的中断标志。 0：无INT2中断等待处理。 1：至少有一个INT2中断等待处理。向该位写入0将其清除为0并清除中断请求。
0	INT1	R/W	0h	中断1标志。INT1是连接到CPU中断级INT1的中断标志。 0：无INT1中断等待处理。 1：至少有一个INT1中断等待处理。向该位写入0将其清除为0并清除中断请求。

3.6.3.6 CPU中断使能寄存器

IER（InterruptEnableRegister）是一个 16 位的 CPU 寄存器，地址为 0004H。IER 包含

所有可屏蔽的 CPU 中断（INT1～INT14，RTOSINT 和 DLOGINT）的使能位。NMI（非屏蔽中断）和 XRS（复位中断）都不包括在 IER 中，因此 IER 对它们无效。用户可以读 IER 去识别已使能或禁止的中断，也可以写 IER 来使能或禁止中断。为了使能一个中断，可以用 ORIER 指令把对应的 IER 位置 1。为了禁止一个中断，可以用 ANDIER 指令把对应的 IER 位清零。当禁止一个中断时，不论 INTM 位的值是什么，都不响应它。当使能一个中断时，82 如果对应的 IFR 位为 1 和 INTM 位为 0，则中断会得到应答。当使用 ORIER 和 ANDIER 指令修改 IER 位时，要确定不修改位 15（RTOSINT）的状态，除非当前是处于实时操作系统模式。当执行一个硬件中断或执行 INTR 指令时，会自动清零对应的 IER 位。当响应 TRAP 指令发出的中断请求时，IER 位不会自动清零。在 TRAP 指令产生中断的情况中，如果对应的 IER 位需要清零，则必须在中断服务程序中由用户程序完成。

15	14	13	12	11	10	9	8
RTOSINT	DLOGINT	INT14	INT13	INT12	INT11	INT10	INT9
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
INT8	INT7	INT6	INT5	INT4	INT3	INT2	INT1
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 3-37 CPU 中断使能寄存器

表 3-49 CPU 中断使能寄存器位域描述

位域	位名	类型	初始值	描述
15	RTOSINT	R/W	0h	实时操作系统中断使能位。RTOSINT启用或禁用CPU实时操作系统中断。 0：禁用RTOSINT。 1：启用RTOSINT。
14	DLOGINT	R/W	0h	数据记录中断使能位。DLOGINT启用或禁用CPU数据记录中断。 0：禁用DLOGINT。 1：启用DLOGINT。
13	INT14	R/W	0h	中断14使能位。INT14启用或禁用CPU中断INT14级。 0：禁用INT14级。 1：启用INT14级。
12	INT13	R/W	0h	中断13使能位。INT13启用或禁用CPU中断INT13级。 0：禁用INT13级。 1：启用INT13级。
11	INT12	R/W	0h	中断12使能位。INT12启用或禁用CPU中断INT12级。 0：禁用INT12级。 1：启用INT12级。
10	INT11	R/W	0h	中断11使能位。INT11启用或禁用CPU中断INT11级。 0：禁用INT11级。 1：启用INT11级。
9	INT10	R/W	0h	中断10使能位。INT10启用或禁用CPU中断INT10级。 0：禁用INT10级。 1：启用INT10级。
8	INT9	R/W	0h	中断9使能位。INT9启用或禁用CPU中断级INT9。 0：禁用INT9级。 1：启用INT9级。
7	INT8	R/W	0h	中断8使能位。INT8启用或禁用CPU中断INT8级。 0：禁用INT8级。 1：启用INT8级。
6	INT7	R/W	0h	中断7使能位。INT7启用或禁用CPU中断INT7级。 0：禁用INT7级。 1：启用INT7级。
5	INT6	R/W	0h	中断6使能位。INT6启用或禁用CPU中断INT6级。 0：禁用INT6级。 1：启用INT6级。
4	INT5	R/W	0h	中断5使能位。INT5启用或禁用CPU中断INT5级。 0：禁用INT5级。 1：启用INT5级。
3	INT4	R/W	0h	中断4使能位。INT4启用或禁用CPU中断级INT4。 0：禁用INT4级。 1：启用INT4级。
2	INT3	R/W	0h	中断3使能位。INT3启用或禁用CPU中断级INT3。 0：禁用INT3级 1：启用INT3级
1	INT2	R/W	0h	中断2使能位。INT2启用或禁用CPU中断级INT2。 0：禁用INT2级。 1：启用INT2级。
0	INT1	R/W	0h	中断1使能位。INT1启用或禁用CPU中断级INT1。 0：禁用INT1级。 1：启用INT1级。

3.6.3.7 CPU中断仿真使能寄存器

仿真中断使能寄存器 DBGIER（DebugInterruptEnableRegister）只有在 CPU 处于实时仿真模式中停止时才有效。在 DBGIER 中使能的中断被定义为时间敏感（Time-critical）中断。在实时模式下，当 CPU 停止时，只有在 IER 中使能的时间敏感中断才进入仿真服务程序。如果 CPU 运行在实时仿真模式，则使用标准的中断处理过程，而忽略 DBGIER。

DBGIER 的 16 个位代表的中断与 IER 一样。用户也可以通过读 DBGIER 去识别中断是否使能或禁止，或写 DBGIER 以使能或禁止中断。对对应的位置 1，则使能中断；对对应的位置 0，则禁止中断。用 PUSHDBGIER 指令可以读取 DBGIER 的值，POPDBGIER 指令可以向 DBGIER 寄存器写数据。复位时，所有 DBGIER 位都为 0。

15	14	13	12	11	10	9	8
RTOSINT	DLOGINT	INT14	INT13	INT12	INT11	INT10	INT9
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
INT8	INT7	INT6	INT5	INT4	INT3	INT2	INT1
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 3-38 CPU 中断仿真使能寄存器

表 3-50 CPU 中断仿真使能寄存器位域描述

位域	位名	类型	初始值	描述
15	RTOSINT	R/W	0h	实时操作系统中断使能位。RTOSINT启用或禁用CPU实时操作系统中断。 0：禁用RTOSINT。 1：启用RTOSINT。
14	DLOGINT	R/W	0h	数据记录中断使能位。DLOGINT启用或禁用CPU数据记录中断。 0：禁用DLOGINT。 1：启用DLOGINT。
13	INT14	R/W	0h	中断14使能位。INT14启用或禁用CPU中断INT14级。 0：禁用INT14级。 1：启用INT14级。
12	INT13	R/W	0h	中断13使能位。INT13启用或禁用CPU中断INT13级。 0：禁用INT13级。 1：启用INT13级。
11	INT12	R/W	0h	中断12使能位。INT12启用或禁用CPU中断INT12级。 0：禁用INT12级 1：启用INT12级
10	INT11	R/W	0h	中断11使能位。INT11启用或禁用CPU中断INT11级。 0：禁用INT11级。 1：启用INT11级。
9	INT10	R/W	0h	中断10使能位。INT10启用或禁用CPU中断INT10级。 0：禁用INT10级。 1：启用INT10级。
8	INT9	R/W	0h	中断9使能位。INT9启用或禁用CPU中断级INT9。 0：禁用INT9级。 1：启用INT9级。
7	INT8	R/W	0h	中断8使能位。INT8启用或禁用CPU中断INT8级。

				0：禁用INT8级。 1：启用INT8级。
6	INT7	R/W	0h	中断7使能位。INT7启用或禁用CPU中断INT7级。 0：禁用INT7级。 1：启用INT7级。
5	INT6	R/W	0h	中断6使能位。INT6启用或禁用CPU中断INT6级。 0：禁用INT6级。 1：启用INT6级。
4	INT5	R/W	0h	中断5使能位。INT5启用或禁用CPU中断INT5级。 0：禁用INT5级。 1：启用INT5级。
3	INT4	R/W	0h	中断4使能位。INT4启用或禁用CPU中断级INT4。 0：禁用INT4级。 1：启用INT4级。
2	INT3	R/W	0h	中断3使能位。INT3启用或禁用CPU中断级INT3。 0：禁用INT3级。 1：启用INT3级。
1	INT2	R/W	0h	中断2使能位。INT2启用或禁用CPU中断级INT2。 0：禁用INT2级。 1：启用INT2级。
0	INT1	R/W	0h	中断1使能位。INT1启用或禁用CPU中断级INT1。 0：禁用INT1级。 1：启用INT1级。

3.6.4 外部中断控制寄存器

3.6.4.1 外部中断控制寄存器

支持 3 个外部可屏蔽中断 XINT1～XINT3，这些外部中断都可以选择上升沿或下降沿触发，也可以被使能或禁止。每个外部中断也包含一个 16 位自由运行的增计数器，用于精确记录中断发生的时刻。外部中断控制寄存器包括 XINT1CR～XINT3CR。



图 3-39 外部中断控制寄存器

表 3-51 外部中断控制寄存器位域描述

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留位，读返回值为0，写无效。
3:2	Polarity	R/W R/W	0h	位3～2,极性位。决定引脚信号的上升沿或下降沿产生中断。 00或10：下降沿（高到低跳变）产生中断。 01：上升沿（低到高跳变）产生中断。 11：上升沿和下降沿都产生中断。
1	Reserved	R	0h	保留位，读返回值为0，写无效。
0	Enable	R/W	0h	使能位。为1时，表示允许XINTn中断；为0时，禁止该中断。

3.6.4.2 外部中断计数寄存器

对于每一个外部中断，有一个 16 位计数器，用于精确记录中断发生的时刻，外部中断数寄存器包括 XINT1CTR～XINT3CTR。

15		0
INTCTR		
R-0h		

图 3-40 外部中断计数寄存器

表 3-52 外部中断计数寄存器位域描述

位域	位名	类型	初始值	描述

3.7 系统控制

本节对振荡器和时钟机制、看门狗功能以及低功耗模式进行说明。

表 3-53 PLL、时钟、看门狗和低功耗模式寄存器

名称	地址	大小（X 16）	说明(1)
BORCFG	0x00 0985	1	BOR 配置寄存器
XCLK	0x00 7010	1	XCLKOUT 控制
PLLSTS	0x00 7011	1	PLL 状态寄存器
CLKCTL	0x00 7012	1	时钟控制寄存器
PLLLOCKPRD	0x00 7013	1	PLL 锁周期
INTOSC1TRIM	0x00 7014	1	内部振荡器 1 调整寄存器
INTOSC2TRIM	0x00 7016	1	内部振荡器 2 调整寄存器
LOSPCP	0x00 701B	1	低速外设时钟预分频寄存器
PCLKCR0	0x00 701C	1	外设时钟控制寄存器 0
PCLKCR1	0x00 701D	1	外设时钟控制寄存器 1
LPMCR0	0x00 701E	1	低功率模式控制寄存器 0
PCLKCR3	0x00 7020	1	外设时钟控制寄存器 3
PLLCR	0x00 7021	1	PLL 控制寄存器
SCSR	0x00 7022	1	系统控制与状态寄存器
WDCNTR	0x00 7023	1	看门狗计数器寄存器
WDKEY	0x00 7025	1	看门狗复位密钥寄存器
WDCR	0x00 7029	1	看门狗控制寄存器

(1) 此表中的所有寄存器都是受 EALLOW 保护的。

图 3-42 所示为时钟和复位域。图 3-43 所示为供设备运行的不同的时钟源（包括内部的和外部的）。



A. CLKIN 为 CPU 输入时钟，SYSCLKOUT 为 CPU 输出时钟，与 CLKIN 频率相同。

图 3-42 时钟和复位域



A.从 OTP 的校准函数载入的寄存器。

图 3-43 时钟结构

3.7.1 内部零引脚振荡器

本产品包含一个独立的内部零引脚振荡器。默认情况下振荡器在上电时打开，此时内部振荡器 1 是默认时钟源。内部零引脚振荡器的中心频率由振荡器调整寄存器决定，并且在引导 ROM 执行过程中，会将相应的校准值写入这些寄存器，以进行振荡器的校准。有关振荡器的更多信息，请参阅第 5 章节“电气规范”。

3.7.2 晶体振荡器选项

表 3-54 中列出了外部石英晶体（基本模式，并行共振）的典型技术规范。此外，ESR 范围 = 30 至 150Ω。

表 3-54 外部石英晶振的典型技术规范(1)

频率 (MHz)	R_d(Ω)	C_{L1}(pF)	C_{L2}(pF)
5	2200	18	18
10	470	15	15
15	0	15	15
20	0	12	12

(1) C 并联应该少于或者等于 5pF。



图 3-44 片载晶体振荡器的使用

注

1. C_{L1} 和 C_{L2} 是电路板和包括晶振在内的组件的总电容值。这个值通常约为晶振负载电容值的两倍。
2. 制造商的晶振技术规范中对晶振的负载电容值进行了说明。
3. 建议用户让晶振供应商对其器件与芯片的运行进行特性说明。供应商也可建议客户考虑适当的谐振组件值，这个值将在整个运行范围内实现适当的启动和稳定性。



图 3-45 3.3V/5V 外部振荡器的使用

3.7.3 PLL 时钟模块

ADM32F036A3Q 有一个片载 PLL 时钟模块。这个模块为器件提供所有需要的时钟信号，以及对进入低功耗模式的控制。PLL 有一个 4 位比率控制 PLLCR[DIV] 来选择不同的 CPU 时钟速率。在写入 PLLCR 寄存器之前，应确保看门狗处于禁止状态。在 PLL 模式稳定后，看门狗可被重新启用（如有需要），PLL 稳定过程典型延时为 1ms。输入时钟和 PLLCR[DIV] 位的配置条件应该确保 PLL (VCOCLK) 的输出频率不低于 50MHz 的时候再选择。

表 3-55 PLL 设置

PLLCR[DIV] 值 (1) (2)	SYSCLKOUT (CLKIN)		
	PLLSTS[DIVSEL]=0 或 1 (3)	PLLSTS[DIVSEL]=2	PLLSTS[DIVSEL]=3
0000（PLL 旁路）	OSCCLK/4（默认）(1)	OSCCLK/2	OSCCLK
0001	(OSCCLK * 1)/4	(OSCCLK * 1)/2	(OSCCLK * 1)/1
0010	(OSCCLK * 2)/4	(OSCCLK * 2)/2	(OSCCLK * 2)/1
0011	(OSCCLK * 3)/4	(OSCCLK * 3)/2	(OSCCLK * 3)/1
0100	(OSCCLK * 4)/4	(OSCCLK * 4)/2	(OSCCLK * 4)/1
0101	(OSCCLK * 5)/4	(OSCCLK * 5)/2	(OSCCLK * 5)/1
0110	(OSCCLK * 6)/4	OSCCLK * 6)/2	(OSCCLK * 6)/1
0111	(OSCCLK * 7)/4	(OSCCLK * 7)/2	(OSCCLK * 7)/1
1000	(OSCCLK * 8)/4	(OSCCLK * 8)/2	(OSCCLK * 8)/1
1001	(OSCCLK * 9)/4	(OSCCLK * 9)/2	(OSCCLK * 9)/1
1010	(OSCCLK * 10)/4	(OSCCLK * 10)/2	(OSCCLK * 10)/1
1011	(OSCCLK * 11)/4	(OSCCLK * 11)/2	(OSCCLK * 11)/1
1100	(OSCCLK * 12)/4	(OSCCLK * 12)/2	(OSCCLK * 12)/1

(1) PLL 控制寄存器 (PLLCR) 和 PLL 状态寄存器 (PLLSTS) 只能通过 $\overline{XRS}$ 信号或者一个看门狗复位被复位为它们的默认值。调试器发出的复位或者丢失时钟检测逻辑对其没有影响。

(2) 此寄存器受 EALLOW 保护。

(3) 默认情况下，PLLSTS [DIVSEL] 被配置为 /4。（引导 ROM 将这个配置改为 /1。）在写入 PLLCR 前，PLLSTS[DIVSEL] 必须为 0，而只有当 PLLSTS[PLLOCKS]=1 时才应被改变。

表 3-56 CLKIN 分频选项

PLLSTS [DIVSEL]	CLKIN 分频
0	/4
1	/4
2	/2
3	/1

PLL 时钟模块有三种时钟源：

- **INTOSC**（内部零引脚振荡器）：内部片载振荡器。此振荡器可为看门狗、内核和 CPU 定时器 2 提供时钟。
- 晶体/震荡器运行：片载（晶体）振荡器使得器件可以使用一个连接在其上的外部晶体/振荡器来提供时基。晶体/振荡器被连接至 X1/X2 引脚上。
- 外部时钟源运行：如果片载（晶体）振荡器未被使用，此模式可实现对振荡器的旁通模式。此时器件时钟由一个外部时钟源生成并从 XCLKIN 引脚输入。

在切换时钟源前，要确保目标切换时钟已稳定。如果时钟不存在，应在切换时钟源前禁用不存在的时钟源（使用 CLKCTL 寄存器）。

表 3-57 可能的 PLL 配置模式

PLL 模式	注释	PLLSTS[DIVSEL]	CLKIN 和 SYSCLKOUT
禁用 PLL	由 PLLSTS 寄存器中的 PLLOFF 位控制。在这个模式中，禁用 PLL 块。这对降低系统噪声和功耗非常有用。在进入此模式之前，必须先将 PLLCR 寄存器设置为 0x0000（PLL 旁路）。CPU 时钟 (CLKIN) 直接源自 X1/X2、X1 或者 XCLKIN 中任一个上的时钟输入。	0，1 2 3	OSCCLK/4 OSCCLK/2 OSCCLK/1
旁路 PLL	PLL 旁路是上电或外部复位$\overline{XRS}$时的默认 PLL 配置。 当 PLLCR 寄存器设置为 0x0000 时或在 PLLCR 寄存器已经被修改之后，PLL 锁定至新频率时选择此模式。在此模式中 PLL 本身被旁路，但未关闭。	0，1 2 3	OSCCLK/4 OSCCLK/2 OSCCLK/1
启用 PLL	通过将一个非零值“n”写入 PLLCR 寄存器实现。在写入 PLLCR 时，此器件将在 PLL 锁定之前切换至 PLL 旁路模式。	0，1 2 3	OSCCLK * n/4 OSCCLK * n/2 OSCCLK * n/1

3.7.4 输入时钟丢失（NMI 看门狗功能）

此器件可由 1 个内部零引脚振荡器 INTOSC1、片上晶体振荡器，或一个外部时钟输入提供时钟信号。无论时钟源是什么，在 PLL 启用和 PLL 旁路模式中，如果输入到 PLL 的输入时钟消失，PLL 将输出一个跛行模式时钟。该跛行模式时钟持续为 CPU 和外设提供一个典型值为 1-5MHz 的时钟。

当跛行模式激活时，生成一个被锁存为 NMI 中断的$\overline{CLOCKFAIL}$信号。根据 NMIRESETSEL 位的配置方式，复位可能被立即触发或者当 NMI 看门狗计数器溢出时产生复位。除此之外，时钟丢失状态 (MCLKSTS) 位会被置位。用户程序可使用 NMI 中断来检测输入时钟故障并启动必要的纠正措施，例如切换到另一个时钟源（如果有的话）或者启动系统的关机程序。

如果软件对时钟故障情况没有响应，NMI 看门狗会在预编程的时间间隔后触发复位。

图 3-46 显示了相关的中断机制。



图 3-46 NMI - 看门狗

3.7.5 CPU 看门狗

当 8 位看门狗递增计数器达到其最大值时，该模块就会生成一个输出脉冲，即 512 个振荡器时钟宽度 （OSCCLK）。为防止出现这种情况，用户必须禁用计数器，或者软件必须定期将 0x55 + 0xAA 序列写入看门狗 key 寄存器，以重置看门狗计数器。图 3-47 显示了看门狗模块中的各种功能块。

当外部输入时钟发生故障时，CPU 看门狗计数器停止递减（即看门狗计数器不会随跛行模式时钟而变化）。

注

为了确保 CPU 运行频率绝对正确，应该执行一个机制，通过这个机制，只要输入时钟出现故障，DSP 就被保持在复位状态。例如，如果电容器充满电，可以使用 R-C 电路来触发 DSP 的 $\overline{XRS}$引脚。I/O 引脚可用于定期对电容器进行放电，以防止其充满电。这种电路还有助于检测闪存的故障。



A. WDRST信号持续 512 个 OSCCLK 周期被驱动为低电平。

图 3-47 CPU 看门狗模块

WDINT信号使看门狗用作从 IDLE/STANDY 模式唤醒。

在 STANDBY 模式下，DSP 上的所有外设关闭。唯一保持正常运行的是 CPU 看门狗，该模块将在 OSCCLK 上运行。WDINT 信号输入至 LPM 模块，以便它可以将设备从 STANDBY（如果启用）中唤醒。详细信息请参阅第 3.9 节“低功耗模式”。

在 IDLE 模式下，WDINT信号可通过 PIE 向 CPU 生成一个中断，以使 CPU 退出 IDLE 模式。

在 HALT 模式下，CPU 看门狗可用于通过复位唤醒设备。

3.7.6 系统寄存器

3.7.6.1 BOR配置寄存器

BORCFG 寄存器（地址 0x985）中提供了一个位，用于同时禁用 VDD 和 VDDIOBOR 功能。该位的默认状态是启用 BOR 功能。禁用 BOR 功能时，POR 功能将保持启用状态。BORCFG 寄存器的状态只能通过软件和 XRS 引脚信号修改。CPU 调试器复位不会修改该寄存器。



图 3-48 BOR 配置寄存器

表 3-58 BOR 配置寄存器位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留位。
2	Reserved	R	1h	保留位。
1	Reserved	R/W	0h	保留位。
0	BORENZ	R/W	0h	BOR使能位。 0：启用BOR功能。 1：禁用BOR功能。

3.7.6.2 PLL状态寄存器



图 3-50 PLL 状态寄存器

表 3-60 PLL 状态寄存器位域描述

位域	位名	类型	初始值	描述
15	NORMRDYE	R/W	0h	NORMRDY信号使能位。 该位选择当电压调节器VREG失去调节时，来自VREG的NORMRDY信号是否阻止PLL接通。可以用于当进入和退出HALT模式时，保持PLL关闭。 0：NORMRDY信号不阻止PLL（PLL忽略NORMRDY信号）。 1：NORMRDY信号阻止PLL（当NORMRDYPLL低时，PLL关闭）。 当VREG失去调节时，NORMRDY信号为低。如果VREG在调节范围，该信号为高。
14:9	Reserved	R	0h	保留位。
8:7	DIVSEL	R/W	0h	分频选择位。该两位选择到CLKIN的分频系数，可以选择4，2，1分频。 00、01：4分频。 10：2分频。 11：1分频。

6	MCLKOFF	R/W	0h	丢失时钟检测关闭位。 0：主振荡器失效检测逻辑使能（默认）。 1：主振荡器失效检测逻辑不使能且PLL不发出跛行模式时钟。当不能受检测电路影响时使用这种方式，例如在外部时钟关闭时。
5	OSCOFF	R/W	0h	振荡器时钟关闭位。 0：来自于X1/X2的OSCCLK信号连接到PLL模块（默认）。 1：来自于X1/X2的OSCCLK信号不连接到PLL模块。这并不关闭内部振荡器。该位用于测试丢失时钟检测逻辑。 当OSCOFF位置1时，不要进入HALT（停止）或STANDBY（备用）模式，或写入PLLCR寄存器，因为这样的操作能导致不可预测的行为。 当OSCOFF位置1时，看门狗的行为因为所使用输入时钟源（X1，X1/X2）的不同而有差异： -X1/X2：看门狗不起作用。
4	MCLKCLR	W	0h	丢失时钟清除位。 0：写0无影响。读总为0。 1：强迫丢失时钟检测电路清零和复位。如果OSCCLK时钟仍然丢失，检测电路会向系统产生一个复位，设置丢失时钟状态（MCLKSTS），这时将会由PLL提供CPU跛行模式频率。
3	MCLKSTS	R	0h	位3，MCLKSTS：丢失时钟状态位。 在复位后检测该位的状态，以确定是否检测到丢失时钟条件。在正常条件下，该位为0。写入此位被忽略。写入MCLKCLR位或强制外部复位，将清零该位。 0：表明正常运行。没有检测到丢失时钟条件。 1：表明检测到OSCCLK丢失。主振荡器失效检测逻辑将复位器件，CPU由PLL跛行模式频率提供时钟。
2	PLLOFF	R/W	0h	PLLOFF：PLL关闭位。该位关闭PLL。可用于系统噪声测试。只有PLLCR寄存器为0时，可以使用此方式。 0：PLL接通（默认）。 1：PLL关闭。当该位置1时，PLL模块将保持掉电。 在该位写1前，器件应处于PLL旁路模式（PLLCR=0x0000）。在PLL关闭（PLLOFF=1）时，不要向PLLCR写入非零值。 当PLLOFF=1时，应当工作于STANDBY或HALT低功耗模式。从低功耗模式唤醒后，PLL模块将保持掉电。
1	Reserved	R	0h	保留位。
0	PLLLOCKS	R	1h	PLL锁定状态位。 0：表示PLLCR寄存器已被写入，当前PLL正在锁定。CPU由OSCCLK/2提供时钟，直到PLL锁定。 1：表示PLL已完成锁定，目前处于稳定状态。

3.7.6.3 时钟控制寄存器

时钟控制寄存器 CLKCTL 选择可用的时钟源，并在时钟失效时配置设备。



图 3-51 时钟控制寄存器

表 3-61 时钟控制寄存器位域描述

位域	位名	类型	初始值	描述
15	NMIRESETSEL	R/W	0h	NMI复位选择位。该位用于选择当VCOCLK计数器因时钟丢失而溢出时的操作。 0：MCLKRS驱动，无任何延迟。（复位时的默认值） 1：NMI看门狗复位(NMIRS)，启动MCLKRS。 注：无论选择何种模式，都会产生CLOCKFAIL信号。

14	XTALOSCOFF	R/W	0h	晶体振荡器关闭位。该位用于是否关闭晶体振荡器。 0：晶体振荡器开启（复位默认）。 1：晶体振荡器关闭。
13	XCLKINOFF	R/W	0h	位13，XCLKINOFF：XCLKIN关闭位。该位可关闭外部XCLKIN振荡器输入信号。 0：XCLKIN振荡器输入接通（复位默认）。 1：XCLKIN振荡器输入关闭。 注意：需要通过寄存器XCLK的XCLKINSEL位选择XCLKINGPIO引脚。如果使用XCLKIN应将XTALOSCOFF设为1。
12	WDHALTI	R/W	0h	看门狗HALT（停止）模式忽略位。该位选择看门狗是否由HALT模式自动开启或关闭。这种特点可用于允许选择WDCLK时钟源在HALT模式下继续向看门狗提供时钟。这样可以使得看门狗能周期性的唤醒设备。 0：HALT模式自动关闭看门狗（复位时的默认值）。 1：看门狗在HALT模式下继续工作。
11	Reserved	R	0h	保留。
10	Reserved	R	0h	保留。
9	INTOSC1HALTI	R/W	0h	内部振荡器1HALT模式忽略位，该位用于选择内部振荡器1是否在HALT模式下自动关闭。 0：内部振荡器1在HALT模式下自动关闭（复位时的默认值）。 1：内部振荡器1在HALT模式下继续工作。该功能可用于允许内部振荡器1在HALT模式下继续工作。这样可以更快地从HALT模式唤醒。
8	INTOSC1OFF	R/W	0h	内部振荡器1关闭位，该位可关闭振荡器1。 0：内部振荡器1开启（重置时的默认值）。 1：内部振荡器1关闭。如果不使用内部振荡器1，可使用该位关闭内部振荡器1。该选择不受时钟检测电路缺失的影响。
7:5	TMR2CLKPRESCALE	R/W	0h	CPU定时器2时钟预定标值。这些位为CPU定时器2选择的时钟源选择预定标值。该选择不受时钟检测电路缺失的影响。 000：/1（复位默认）。 001：/2。 010：/4。 011：/8。 100：/16。 101～111：保留。
4:3	TMR2CLKSRCSEL	R/W	0h	CPU定时器2时钟源选择位。 00：选择SYSCLKOUT（复位默认，旁路预分频器）。 01：选择外部振荡器。 10：选择内部振荡器1。 11：保留。该选择不受丢失时钟检测电路影响。
2	WDCLKSRCSEL	R/W	0h	看门狗钟源选择位，选择WDCLK的来源。当XRS为低和在XRS变高后，默认选择内部振荡器1。在初始化过程中，用户可能需要选择外部振荡。如果丢失时钟检测电路检测到一个丢失时钟，该位被强制为0且选择内部振荡器1。用户改变该位不影响PLLCR寄存器的值。 0：选择内部振荡器1（复位默认）。 1：选择外部振荡器。
1	OSCCLKSRC2SEL	R/W	0h	用于选择外部振荡器。该选择不受丢失时钟检测电路影响。 0：选择外部振荡器（复位默认）。 1：保留
0	OSCCLKSRCSEL	R/W	0h	振荡器时钟源选择位，该位选择OSCCLK的来源。当XRS为低和在XRS变高后，默认选择内部振荡器1。在初始化过程中，用户可能需要选择外部振荡器或内部振荡器2。用户使用相关位无论什么时候改变时钟源，PLLCR寄存器将自动强制为0，这样可以避免潜在的PLL超调。然后用户必须写入PLLCR寄存器，以配置合适的分频系数。必要时用户还可以使用PLLLOCKPRD寄存器配置PLL锁定周期，以减少锁定时间。如果丢失时钟检测电路检测到丢失时钟，该位自动强制为0并选择内部振荡器1。PLLCR寄存器也将自动强制为0，以避免潜在的PLL超调。 0：选择内部振荡器1（复位默认）。 1：选择外部振荡。注意：如果希望外部振荡器为CPU提供时钟，应先配置该位，然后写到OSCCLKSRCSEL位。

3.7.6.4 PLL锁定周期寄存器

图 3-52 PLL 锁定周期寄存器

表 3-62 PLL 锁定周期寄存器位域描述

位域	位名	类型	初始值	描述
15:0	PLLLOCKPRD	R/W	FFFFh	PLL锁定周期计数器值。 该16位用于配置PLL锁定周期。该值可编程，因此用户可编程减少PLL锁定时间。用户需要计算OSCCLK周期数（基于设计中使用的OSCCLK值）并更新该寄存器。 PLL锁定周期。 FFFFh：65535OSCLK周期（重置时的默认值）。 FFFEh：65534OSCLK周期。 ..... 0001h：1OSCCLK周期。 0000h：0OSCCLK周期（无PLL锁定周期）。

3.7.6.5 内部振荡器调整寄存器

INTOSC1 的标准频率为 10MHz。该寄存器用于在工作时对振荡器进行微调（称为粗调），还提供了一种使用软件对振荡器进行微调的方法（称为精调）。



图 3-53 内部振荡器调整寄存器

表 3-63 内部振荡器调整寄存器位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位。
14:9	FINETRIM	R/W	0h	6位精修整值，有符号幅度值（-31～+31）。
8	Reserved	R	0h	保留位。
7:0	COARSETRIM	R/W	0h	8位粗修整值，有符号幅度值（-127～+127）。

3.7.6.6 低速外设时钟预分频寄存器

低速外设时钟预分频（LOSPCP）寄存器用于配置低速外设时钟。

图 3-54 低速外设时钟预分频寄存器

表 3-64 低速外设时钟预分频寄存器位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留位。
2:0	LSPCLK	R/W	010h	该位可用于配置相对于SYSCLKOUT的低速外设时钟(LSPCLK)速率： 如果LOSPCP(2)≠0，则LSPCLK=SYSCLKOUT/(LOSPCP X 2)。如果LOSPCP=0，则LSPCLK=SYSCLKOUT。 000：低速时钟=SYSCLKOUT/1。 001：低速时钟=SYSCLKOUT/2。 010：低速时钟=SYSCLKOUT/4（重置默认值）。 011：低速时钟=SYSCLKOUT/6。 100：低速时钟=SYSCLKOUT/8。 101：低速时钟=SYSCLKOUT/10。 110：低速时钟=SYSCLKOUT/12。 111：低速时钟=SYSCLKOUT/14。

3.7.6.7 外设时钟控制寄存器0

PCLKCR0/1/3 寄存器启用/禁用各种外设模块的时钟。从对 PCLKCR0/1/3 寄存器进行写操作到操作有效，有 2 SYSCLKOUT 周期延迟。在尝试访问外设配置寄存器之前，必须考虑到这个延迟。由于外设- GPIO 在引脚级多路复用，所有外设不能同时使用。虽然可以同时打开所有外设的时钟，但这样的配置可能没有用处。如果这样做了，则消耗的电流将超过所需的电流。为了避免这种情况，只启用应用程序所需的时钟。

15	14	13	12	11	10	9	8
Reserved	ECANAENCLK	Reserved			SCIAENCLK	SPIBENCLK	SPIAENCLK
R-0h	R/W-0h	R-0h			R/W-0h	R/W-0h	R/W-0h

7	5	4	3	2	1	0
Reserved		I2CAENCLK	ADCENCLK	TBCLKSYNC	LINAENCLK	HRPWMENCLK
R-0h		R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 3-55 外设时钟控制寄存器 0

表 3-65 外设时钟控制寄存器 0 位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位。
14	ECANAENCLK	R/W	0h	ECAN-A时钟使能位。 0：eCAN-A模块无时钟（默认）。 1：eCAN-A模块时钟开启（SYSCLKOUT/2）。
13:11	Reserved	R	0h	保留位。
10	SCIENCLK	R/W	0h	SCI-A时钟使能位。 0：SCI-A模块无时钟（默认）。 1：SCI-A模块由低速时钟(LSPCLK)产生。
9	SPIBENCLK	R/W	0h	SPI-B时钟使能位。 0：SPI-B模块无时钟（默认）。 1：SPI-B模块由低速时钟(LSPCLK)产生。
8	SPIAENCLK	R/W	0h	SPI-A时钟使能位。 0：SPI-A模块无时钟（默认）。 1：SPI-A模块由低速时钟(LSPCLK)产生。
7:5	Reserved	R	0h	保留位。
4	I2CAENCLK	R/W	0h	I2C时钟使能位。 0：I2C模块时钟关闭（默认）。 1：I2C模块时钟开启。

3	ADCENCLK	R/W	0h	ADC时钟使能位。 0：ADC模块时钟关闭（默认）。 1：ADC模块时钟开启。
2	TBCLKSYNC	R/W	0h	ePWM模块时基时钟(TBCLK)同步位，允许用户将所有启用的时基时钟(TBCLK)： 0：停止每个启用的ePWM模块内的TBCLK（时基时钟）(默认）。如果在PCLKCR1寄存器中设置了ePWM时钟启用位，则ePWM模块将即使TBCLKSYNC为0，ePWM模块仍将由SYSCLKOUT提供时钟。 1：所有启用的ePWM模块时钟均从TBCLK对齐的第一个上升沿开始。对于要实现完全同步的TBCLK，每个ePWM模块的TBCTL寄存器中的预分频器位必须设置相同。启用ePWM时钟的正确步骤如下： -在PCLKCR1寄存器中启用ePWM模块时钟。 -将TBCLKSYNC设置为0。 -配置预分频器值和ePWM模式。 -将TBCLKSYNC设置为1。
1	LINAENCLK	R/W	0h	LIN-A时钟使能位。 0：LIN-A模块时钟关闭。 1：LIN-A模块时钟开启。
0	HRPWMENCLK	R/W	0h	HRPWM时钟使能位。 0：HRPWM模块时钟关闭。 1：HRPWM模块时钟开启。

3.7.6.8 外设时钟控制寄存器1



图 3-56 外设时钟控制寄存器 1

表 3-66 外设时钟控制寄存器 1 位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留位。
8	ECAP1ENCLK	R/W	0h	eCAP1时钟使能位。 0：eCAP1模块无时钟（默认）。 1：eCAP1模块由系统时钟(SYSCLKOUT)产生。
7:5	Rserved	R	0h	保留位。
4	EPWM5ENCLK	R/W	0h	ePWM5时钟使能位。 0：ePWM5模块无时钟（默认）。 1：ePWM5模块由系统时钟(SYSCLKOUT)产生。
3	EPWM4ENCLK	R/W	0h	ePWM4时钟使能位。 0：ePWM4模块无时钟（默认）。 1：ePWM4模块由系统时钟(SYSCLKOUT)产生。
2	EPWM3ENCLK	R/W	0h	ePWM3时钟使能位。 0：ePWM3模块无时钟（默认）。 1：ePWM3模块由系统时钟(SYSCLKOUT)产生。
1	EPWM2ENCLK	R/W	0h	ePWM2时钟使能位。 0：ePWM2模块无时钟（默认）。 1：ePWM2模块由系统时钟(SYSCLKOUT)产生。
0	EPWM1ENCLK	R/W	0h	ePWM1时钟使能位。 0：ePWM1模块无时钟（默认）。 1：ePWM1模块由系统时钟(SYSCLKOUT)产生。

3.7.6.9 低功率模式控制寄存器



图 3-57 低功率模式控制寄存器

表 3-67 低功率模式控制寄存器位域描述

位域	位名	类型	初始值	描述
15	WDINTE	R/W	0h	看门狗中断使能位。 0：不允许看门狗中断从待机状态唤醒设备。(默认值） 1：允许看门狗从待机状态唤醒设备。还必须在SCSR寄存器中启用看门狗中断。
14:8	Reserved	R	0h	保留位。
7:2	QUALSTDBY	R/W	3Fh	选择OSCCLK时钟周期的数量来限定从STANDBY模式唤醒设备的选定GPIO输入。此限定仅在待机模式下使用。可以从STANDBY唤醒设备的GPIO信号在GPIOLPMSEL寄存器中指定。 000000：2OSCCLKs。 000001：3OSCCLKs。 ..... 111111：65OSCCLKs（默认值）。
1:0	LPM	R/W	0h	低功耗模式设置位。 00：将低功耗模式设置为IDLE（默认值）。 01：将低功耗模式设置为STANDBY。 10：将低功耗模式设置为HALT。 11：将低功耗模式设置为HALT。

3.7.6.10 外设时钟控制寄存器3



图 3-58 外设时钟控制寄存器 3

表 3-68 外设时钟控制寄存器 3 位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位。
14	CLA1ENCLK	R/W	0h	CLA模块时钟使能位。 0：CLA模块时钟关闭。 1：CLA模块时钟开启。
13	Reserved	R	1h	保留位。
12:11	Reserved	R	0h	保留位。
10	CPUTIMER2ENCLK	R/W	1h	CPU定时器2模块时钟使能位。 0：CPU定时器2模块时钟关闭。 1：CPU定时器2模块时钟开启。
9	CPUTIMER1ENCLK	R/W	1h	CPU定时器1模块时钟使能位。 0：CPU定时器1模块时钟关闭。 1：CPU定时器1模块时钟开启。
8	CPUTIMER0ENCLK	R/W	1h	CPU定时器0模块时钟使能位。 0：CPU定时器0模块时钟关闭。 1：CPU定时器0模块时钟开启。

7:3	Reserved	R	0h	保留位。
2	COMP3ENCLK	R/W	0h	比较器3模块时钟使能位。 0：比较器3模块时钟关闭。 1：比较器3模块时钟开启。
1	COMP2ENCLK	R/W	0h	比较器2模块时钟使能位。 0：比较器2模块时钟关闭。 1：比较器2模块时钟开启。
0	COMP1ENCLK	R/W	0h	比较器0模块时钟使能位。 0：比较器0模块时钟关闭。 1：比较器0模块时钟开启。

3.7.6.11 PLL控制寄存器

PLLCR 寄存器中的 DIV 字段控制 PLL 是否旁路，并在不旁路时设置 PLL 时钟比。PLL 旁路是复位后的默认模式。如果 PLLSTS[DIVSEL]位为 10 或 11，或者 PLL 工作在跛行模式（如 PLLSTS[MCLKSTS]位被设置时，请勿写入 DIV 字段。

图 3-59 PLL 控制寄存器

表 3-69 PLL 控制寄存器位域描述

PLLCR[DIV]Value	PLLSTS[DIVSEL]=0or1	SYSCLKOUT(CLKIN) PLLSTS[DIVSEL]=2	PLLSTS[DIVSEL]=3
0000（PLLbypass）	OSCCLK/4（Default）	OSCCLK/2	OSCCLK/1
0001	（OSCCLK*1）/4	（OSCCLK*1）/2	（OSCCLK*1）/1
0010	（OSCCLK*2）/4	（OSCCLK*2）/2	（OSCCLK*2）/1
0011	（OSCCLK*3）/4	（OSCCLK*3）/2	（OSCCLK*3）/1
0100	（OSCCLK*4）/4	（OSCCLK*4）/2	（OSCCLK*4）/1
0101	（OSCCLK*5）/4	（OSCCLK*5）/2	（OSCCLK*5）/1
0110	（OSCCLK*6）/4	（OSCCLK*6）/2	（OSCCLK*6）/1
0111	（OSCCLK*7）/4	（OSCCLK*7）/2	（OSCCLK*7）/1
1000	（OSCCLK*8）/4	（OSCCLK*8）/2	（OSCCLK*8）/1
1001	（OSCCLK*9）/4	（OSCCLK*9）/2	（OSCCLK*9）/1
1010	（OSCCLK*10）/4	（OSCCLK*10）/2	（OSCCLK*10）/1
1011	（OSCCLK*11）/4	（OSCCLK*11）/2	（OSCCLK*11）/1
1100	（OSCCLK*12）/4	（OSCCLK*12）/2	（OSCCLK*12）/1
1101-1111	Reserved	Reserved	Reserved

3.7.6.12 系统控制与状态寄存器



图 3-60 系统控制与状态寄存器

表 3-70 系统控制与状态寄存器位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留位。
2	WDINTS	R	1h	看门狗中断状态位。WDINTS反映来自看门狗块的WDINT信号的当前状态。WDINTS 的状态与 WDINT 的状态相差两个 SYSCLKOUT 周期。 如果看门狗中断用于从IDLE或STANDBY低功耗模式唤醒设备，在尝试返回IDLE或STANDBY模式之前，使用此位确保WDINT处于无效状态。 0：看门狗中断信号（WDINT）有效。 1：看门狗中断信号（WDINT）无效。
1	WDENINT	R/W	0h	看门狗中断启用位。 0：启用看门狗复位（WDRST）输出信号，禁用看门狗中断（WDINT）输出信号。这是复位(XRS)时的默认状态。当看门狗中断发生时， WDRST信号将在512个OSCCLK周期内保持低电平。 如果WDENINT位在WDINT为低电平时被清零，则会立即复位。可通过读取WDINTS位来确定WDINT信号的状态。 1：禁用WDRST输出信号，启用WDINT输出信号。当看门狗中断发生时，WDINT信号将在512 OSCCLK周期内保持低电平。 如果看门狗中断用于从IDLE或STANDBY低功耗模式唤醒设备，在尝试返回IDLE或STANDBY模式之前，使用此位确保WDINT处于无效状态。
0	WDOVERRIDE	R/W1C	1h	看门狗保护位。保护看门狗不被看门狗控制（WDCR）寄存器中的看门狗禁用（WDDIS）位禁用。 0：看门狗控制寄存器（WDCR）中的WDDIS无效，不能禁用WD。如果该位被清零，它将保持此状态直至复位。 1：WDCR中的WDDIS位可以禁用看门狗。这个位是只清除位（写1清除）。该位复位默认值为1，写1清除该位（位变为0），WD不能禁用。写0没有效果。

3.7.6.13 看门狗计数器寄存器



图 3-61 看门狗计数器寄存器

表 3-71 看门狗计数器寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留位。
7:0	WDCNTR	R	0h	这些位包含WD计数器的当前值。8位计数器以看门狗时钟（WDCLK）的速率持续递增。如果计数器溢出，看门狗将启动复位。如果在WDKEY寄存器写入一个有效组合，则计数器重置为零。

3.7.6.14 看门狗复位密钥寄存器



图 3-62 看门狗复位密钥寄存器

表 3-72 看门狗复位密钥寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留位。
7:0	WDKEY	R/W	0h	将0x55和0xAA写入WDKEY会导致WDCNTR位被清除。 写入0x55或0xAA以外的任何值都不会产生任何操作。如果在0x55之后写入0xAA以外的任何值，则序列必须从0x55重新启动。从WDKEY读取数据会返回WDCR寄存器的值。

3.7.6.15 看门狗控制寄存器



图 3-63 看门狗控制寄存器

表 3-73 看门狗控制寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留位。
7	WDFLAG	R/W1C	0h	看门狗复位状态标志位。 0：复位由XRS引脚或上电引起。该位保持锁存。 直到写入1以清除该条件。写入0将被忽略。 1：表示看门狗复位(WDRST)产生了复位条件。.
6	WDDIS	R/W	0h	看门狗禁用位。只有当SCSR寄存器中的WDOVERRIDE位被设置为1（重置时的默认行为）时，才能修改该位。 0：开启看门狗模块。复位后，看门狗模块使能。 1：关闭看门狗模块。
5:3	WDCHK	R/W	0h	看门狗检查位。 每次写入该寄存器时，必须始终将1,0,1写入这些位。除非目的是通过软件重置设备。 写入任何其他值都会导致设备立即复位或看门狗中断。注意，即使看门狗模块被禁用，也会发生这种情况。当看门狗模块被禁用时，请勿写入WDCHK位。这些位可用于生成设备的软件复位。 这三个位的读回值始终为0（0、0、0）。
2:0	WDPS	R/W	0h	看门狗预分频位。这些位配置了相对于OSCCLK/512的看门狗计数器时钟（WDCLK）速率。 000：WDCLK=OSCCLK/512/1（默认值）。 001：WDCLK=OSCCLK/512/1。 010：WDCLK=OSCCLK/512/2。 011：WDCLK=OSCCLK/512/4。 100：WDCLK=OSCCLK/512/8。 101：WDCLK=OSCCLK/512/16。 110：WDCLK=OSCCLK/512/32。 111：WDCLK=OSCCLK/512/64。

3.7.6.16 外设时钟控制寄存器2



图 3-64 外设时钟控制寄存器 2

表 3-74 外设时钟控制寄存器 2

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留位。
9	HRCAP2ENCLK	R/W	0h	HRCAP2时钟使能位 0：HRCAP2模块无时钟（默认值） 1：HRCAP2模块有时钟。

3.8 低功耗模式

表 3-75 总结了各种低功耗模式。

表 3-75 低功耗模式

模式	LPM(1:0)	OSCCLK	CLKIN	SYSCLKOUT	退出(1)
IDLE	0,0	打开	打开	打开	$\overline{XRS}$, CPU 看门狗中断， 任何被启动的中断
STANDBY	0,1	打开 （CPU 看门狗仍然运行）	关闭	关闭	$\overline{XRS}$, CPU 看门狗中断， GPIO 端口 A 信号，调试器(2)
HALT(3)	1,X	关闭 （片载振荡器和 PLL 关闭，零引脚振荡器和 CPU 看门狗状态取决于用户代码。）	关闭	关闭	$\overline{XRS}$，GPIO 端口 A 信号， 调试器(2)，CPU 看门狗中断

(1) “退出”，列出哪些信号或在哪些情况下会退出低功耗模式，在这些信号中的任何一个低电平信号，将退出低功耗状态。此信号必须保持低电平足够长时间以便器件识别中断。否则，将不会从 IDLE 模式中退出，而器件将返回到已确认的低功耗模式。

(2) 内核时钟（CLKIN）被关闭，JTAG 仍然可以工作。

(3) WDCLK 必须处于活动状态，设备才能进入 HALT 模式。

三种不同的低功耗模式运行状态如下：

IDLE 模式 通过 CPU 识别使能的中断退出此模式。在此模式期间，在 LPMCR0 (LPM) 位被设定为 0,0 时，LPM 模块不执行任何任务。

STANDBY 模式 任意 GPIO 端口 A 信号 （GPIO[31：0]） 都可以将 CPU 从 STANDBY 模式唤醒。用户必须在 GPIOLPMSEL 寄存器中选择唤醒设备的信号源。在设备唤醒前，所选的信号源经 OSCCLK 限定，OSCCLK 的限定数量由 LPMCR0 寄存器设置。

HALT 模式 CPU 看门狗，$\overline{\text{XRS}}$和任意 GPIO 端口 A 信号 (GPIO[31:0])可将器件从 HALT 模式中唤醒。用户在 GPIOLPMSEL 寄存器中选择唤醒信号源。

低功耗模式并不会影响输出引脚的状态（包括 PWM 引脚在内）。当 IDLE 被指令执行时，它们将保持在代码指定的状态中。

4 外设

4.1 控制律加速器 (CLA)

CLA 通过增加并行处理能力实现对 CPU 功能的扩展。CLA 处理的时间敏感控制环路，可以缩短从 ADC 采样到输出的延迟。因此，CLA 可实现更快的系统响应和更高频率控制闭环。利用 CLA 执行时间敏感任务可以释放主 CPU 以同时执行其它任务。以下为 CLA 主要特性：

- 时钟频率与主 CPU 一致 (SYSCLKOUT)
- 独立的架构，CLA 能够独立于主 CPU 执行算法
  - 完整的总线架构：
    - ~ 程序地址总线和程序数据总线
    - ~ 数据地址总线、数据读总线和数据写总线
  - 独立的 8 级流水线
  - 12 位程序计数器 (MPC)
  - 4 个 32 位结果寄存器 (MR0-MR3)
  - 2 个 16 位辅助寄存器 (MAR0，MAR1)
  - 状态寄存器 (MSTF)
- 指令集包括：
  - IEEE 单精度（32 位）浮点数学运算
  - 具有并行加载或存储的浮点数学运算
  - 带有并行加法或者减法的浮点乘法

- 1/X 和 1/sqrt(X) 估值
- 数据类型转换。
- 条件分支和调用
- 数据加载或者存储操作

- CLA 程序代码最多包含 8 个任务或中断服务程序
  - 每个任务的起始地址由 MVECT 寄存器指定；
  - 只要任务符合 CLA 程序空间，对任务大小就没有限制；
  - 每次执行一个任务直至完成，不支持任务嵌套；
  - 任务完成后，将在 PIE 内标识对应中断；
  - 当任务完成时，将自动启动下一个优先级最高的待处理任务。
- CLA 任务触发机制：
  - CPU 通过 IACK 指令触发；
  - 任务 1 至 任务 7：相应的 ADC 或 ePWM 中断。例如：

    任务 1：ADCINT1 或 EPWM1_INT

    任务 2：ADCINT2 或 EPWM2_INT

    任务 7：ADCINT7 或 EPWM7_INT（此器件不支持）
  - 任务 8：ADCINT8 或 CPU 定时器 0
- 内存和共享外设：
  - CLA 和主 CPU 间的通信通过两个专用消息 RAM
  - 主 CPU 可将 CLA 程序和数据存储映射到 CPU 空间或者 CLA 空间
  - CLA 可直接访问 ADC 结果寄存器、比较器寄存器，以及 ePWM 和 HRPWM 寄存器


Peripheral Interrupts
ADCINT1 to ADCINT8
EPWM1_INT to EPWM5_INT
CPU Timer 0
MPERINT1 To MPERINT8
CLA Control Registers
MIFR
MIOVF
MICLR
MICLROVF
MIFRC
MIER
MIRUN
MPISRCSEL1
MVECT1
MVECT2
MVECT3
MVECT4
MVECT5
MVECT6
MVECT7
MVECT8
MMEMCFG
MCTL
IACK
CLA_INT1 to CLA_INT8
LVF
LUF
PIE
INT11
INT12
Main ADP32F03x CPU
CLA Program Memory
CLA Program Address Bus
CLA Program Data Bus
Main CPU Read/Write Data Bus
Map to CLA or CPU Space
Map to CLA or CPU Space
SYSCLKOUT
CLAENCLK
SYSRS
CLA Data Memory
CLA Shared Message RAMs
ADC Result Registers
ePWM and HRPWM Registers
Comparator Registers
CLAData Bus
Main CPU Bus
CLA Execution Registers
MEALLOW
MPC(12)
MSTF(32)
MR0(32)
MR1(32)
MR2(32)
MR3(32)
MAR0(32)
MAR1(32)
CLA Data Read Address Bus
CLA Data Read Data Bus
CLA Data Write Address Bus
CLA Data Write Data Bus
Main CPU Read Data Bus

图 4-1 CLA 框图

表 4-1 CLA 控制寄存器

寄存器名	CLA1 地址	大小(x 16)	受 EALLOW 保护	说明(1)
MVECT1	0x1400	1	支持	CLA 中断/任务 1 起始地址
MVECT2	0x1401	1	支持	CLA 中断/任务 2 起始地址
MVECT3	0x1402	1	支持	CLA 中断/任务 3 起始地址
MVECT4	0x1403	1	支持	CLA 中断/任务 4 起始地址
MVECT5	0x1404	1	支持	CLA 中断/任务 5 起始地址
MVECT6	0x1405	1	支持	CLA 中断/任务 6 起始地址
MVECT7	0x1406	1	支持	CLA 中断/任务 7 起始地址
MVECT8	0x1407	1	支持	CLA 中断/任务 8 起始地址
MCTL	0x1410	1	支持	CLA 控制寄存器
MMEMCFG	0x1411	1	支持	CLA 内存配置寄存器
MPISRCSEL1	0x1414	1	支持	外设中断源选择寄存器 1
MIFR	0x1420	1	支持	中断标志寄存器
MIOVF	0x1421	1	支持	中断溢出寄存器
MIFRC	0x1422	1	支持	中断强制寄存器
MICLR	0x1423	1	支持	中断清除寄存器
MICLROVF	0x1424	1	支持	中断溢出清除寄存器
MIER	0x1425	1	支持	中断使能寄存器
MIRUN	0x1426	1	支持	中断 RUN（运行）寄存器
MIPCTL	0x1427	1	支持	中断优先级控制寄存器
MPC(2)	0x1428	1	-	CLA 程序计数器
MAR0(2)	0x142A	1	-	CLA 辅助寄存器 0
MAR1(2)	0x142B	1	-	CLA 辅助寄存器 1
MSTF(2)	0x142E	2	-	CLA STF 寄存器
MR0(2)	0x1430	2	-	CLA R0H 寄存器
MR1(2)	0x1434	2	-	CLA R1H 寄存器
MR2(2)	0x1438	2	-	CLA R2H 寄存器
MR3(2)	0x143C	2	-	CLA R3H 寄存器

(1) 这个表中的所有寄存器是受 CSM 保护的。

(2) CPU 对于这些寄存器只有用于调试目的的只读权限。CPU 不能执行到这些寄存器的 CPU 或者 DEBUG 写入。

表 4-2 CLA 消息 RAM

地址范围	大小(x 16)	说明
0x1480-0x14FF	128	CLA 到 CPU 消息 RAM
0x1500-0x157F	128	CPU 到 CLA 消息 RAM

4.1.1 CLA寄存器描述

CLA 寄存器集独立于主 CPU 的寄存器集。本节描述 CLA 寄存器集。

4.1.1.1 任务中断向量寄存器

每个 CLA 中断都有自己的中断向量（MVECT1 到 MVECT8）。这个中断向量指向相应任务的第一条指令。当任务开始时，CLA 将从相应的的 MVECT 寄存器指定的位置获取指令。

4.1.1.1.1 任务中断向量寄存器（MVECT1/2/3/4/5/6/7/8)

该寄存器的具体说明如下：

图例：R:只读；-n:复位后的值。

图 4-2 任务中断向量寄存器(MVECT1/2/3/4/5/6/7/8)

表 4-3 任务中断向量寄存器(MVECT1/2/3/4/5/6/7/8)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
11:0	MVECT	R	0h	数值范围为 0x0-0xFFF，相应任务的第一条指令与 CLA 程序空间开始的偏移量。当指定任务开始时，CLA 将从该位置开始获取指令。 例如：如果 CLA 程序存储器从 CPU 地址 0x009000 开始，任务 5 的代码从 CPU 地址 0x009120 开始，那么 MVECT5 应该用 0x0120 初始化。 每个任务有一个 MVECT 寄存器。中断 1 使用 MVECT1，中断 2 使用 MVECT2，以此类推。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2 配置寄存器

4.1.1.2.1 控制寄存器（MCTL)

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-3 控制寄存器(MCTL)

表 4-4 控制寄存器(MCTL)位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
2	IACKE	R/W	0h	IACK 启用。 0：CLA 忽略 IACK 指令。(默认) 1：启用主 CPU 使用 IACK#16 位指令设置 MIFR 位，其方式与写入 MIFRC 寄存器的方式相同。16 位操作数中的每一位对应于 MIFRC 寄存器中的一位。使用 IACK 的优点是不必先设置 EALLOW 位。这允许主 CPU 通过软件高效地触发 CLA 任务。 例如，IACK #0x0001，向 MIFRC 位 0 写 1，强制任务 1； IACK #0x0003，向 MIFRC 位 0 和 1 写 1，强制任务 1 和任务 2。
1	SOFTRESET	R/W	0h	软件复位。 0：这个位总是回读 0，而写 0 则被忽略。 1：写 1 会导致 CLA 软复位。这将停止当前任务，清除 MIRUN 标志并清除 MIER 寄存器中的所有位。软复位后，在重新配置 MIER 位之前，必须等待至少 1 个 SYSCLKOUT 周期。如果这两个操作是背靠背的，那么 MIER 位将不会被设置。
0	HARDRESET	R/W	0h	硬件复位。 0：这个位总是回读 0，而写 0 则被忽略。 1：写 1 将导致 CLA 硬复位。这将把所有 CLA 寄存器设置为默认状态。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.2 内存配置寄存器（MMEMCFG）

MMEMCFG 寄存器用于将 CLA 程序和数据 RAM 映射到 CPU 或 CLA 内存空间。该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-4 内存配置寄存器(MMEMCFG)

表 4-5 内存配置寄存器(MMEMCFG)位域描述

位域	位名	类型	初始值	描述
15:6	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
5	RAM1E	R/W	0h	CLA 数据 RAM1 使能。 在修改该位和访问内存之间，要留出两个 SYSCLKOUT 周期。 0：CLA 数据 RAM 块 1 映射到主 CPU 程序和数据空间。CLA 读取将返回零。(默认) 1：CLA 数据 RAM 块 1 映射到 CLA 空间。RAM1CPUE 位决定 CPU 对该内存的访问。
4	RAM0E	R/W	0h	CLA 数据 RAM0 使能。 在修改该位和访问内存之间，要留出两个 SYSCLKOUT 周期。 0：CLA 数据 RAM 块 0 映射到主 CPU 程序和数据空间。CLA 读取将返回零。(默认) 1：CLA 数据 RAM 块 0 映射到 CLA 空间。RAM1CPUE 位决定 CPU 对该内存的访问。

3:1	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
0	PROGE	R/W	0h	CLA 程序空间启用。 在修改该位和访问内存之间，要留出两个 SYSCLKOUT 周期。 0：CLA 程序 RAM 映射到主 CPU 程序和数据空间。如果 CLA 尝试程序读取，其结果将与非法操作码读取相同。(默认) 1：CLA 程序 RAM 映射到 CLA 程序空间。主 CPU 只能对该块进行调试访问。 在这种状态下，CLA 具有比 CPU 调试读取更高的优先级。因此，如果 CLA 正在执行一个循环，则 CLA 可能永久性地阻塞 CPU 调试访问。当 CLA 代码有错误时，可能会发生这种情况。为了避免这个问题，当 CLA 运行时，程序内存将为 CPU 调试读（忽略写）返回 0x0000。当 CLA 停止或空闲时，可以执行正常的 CPU 调试读写访问。

4.1.1.2.3 外设中断源选择寄存器（MPISRCSEL1）

每个任务都有可以启动它的特定外设。例如，任务 2 可以通过 ADCINT2 或 EPWM2_INT 启动。配置 MPISRCSEL1 寄存器，可以配置哪个可能的外设将启动一个任务。选择“无中断源”选项意味着只有主 CPU 软件能够启动给定的任务。该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-5 外设中断源选择寄存器(MPISRCSEL1)

表 4-6 外设中断源选择寄存器(MPISRCSEL1)位域描述

位域	位名	类型	初始值	描述
31:28	PERINT8SEL	R/W	0h	任务 8 外设中断输入选择。 0000：ADCINT8 是任务 8 的中断输入。(默认) 0010：CPU 定时器 0 是中断任务 8 的输入。(TINT0) 其他值：任务 8 没有中断源。
27:24	PERINT7SEL	R/W	0h	任务 7 外设中断输入选择。 0000：ADCINT7 是任务 7 的中断输入。(默认) 0010：ePWM7 是中断任务 7 的输入。(EPWM7_INT) 其他值：任务 7 没有中断源。
23:20	PERINT6SEL	R/W	0h	任务 6 外设中断输入选择。 0000：ADCINT6 是任务 6 的中断输入。(默认) 0010：ePWM6 是中断任务 6 的输入。(EPWM6_INT) 其他值：任务 6 没有中断源。
19:16	PERINT5SEL	R/W	0h	任务 5 外设中断输入选择。 0000：ADCINT5 是任务 5 的中断输入。(默认) 0010：ePWM5 是中断任务 5 的输入。(EPWM5_INT) 其他值：任务 5 没有中断源。
15:12	PERINT4SEL	R/W	0h	任务 4 外设中断输入选择。 0000：ADCINT4 是任务 4 的中断输入。(默认) 0010：ePWM4 是中断任务 4 的输入。(EPWM4_INT) 其他值：任务 4 没有中断源。
11:8	PERINT3SEL	R/W	0h	任务 3 外设中断输入选择。 0000：ADCINT3 是任务 3 的中断输入。(默认) 0010：ePWM3 是中断任务 3 的输入。(EPWM3_INT) xxx1：任务 3 没有中断源。

7:4	PERINT2SEL	R/W	0h	任务 2 外设中断输入选择。 0000：ADCINT2 是任务 2 的中断输入。(默认) 0010：ePWM2 是中断任务 2 的输入。(EPWM2_INT) xxx1：任务 2 没有中断源。
3:0	PERINT1SEL	R/W	0h	任务 1 外设中断输入选择。 0000：ADCINT1 是任务 1 的中断输入。(默认) 0010：ePWM1 是中断任务 1 的输入。(EPWM1_INT) xxx1：任务 1 没有中断源。

注：(1) 所有未显示的值都是保留的。

(2) 这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.4 中断使能寄存器（MIE）

设置中断使能寄存器（MIER）中的位，可使得到来的中断或主 CPU 软件启动相应的 CLA 任务。写入 0 将阻塞任务，但中断请求仍将锁存在标志寄存器（MIFLG）中。当相应的任务正在执行时，将 MIER 寄存器位设置为 0 将对任务没有影响。任务将继续运行，直到遇到 MSTOP 指令。

当软复位发出时，MIER 位将被清除。在发出软复位和重新配置 MIER 位之间，至少有 1 个 SYSCLKOUT 延迟。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-6 中断使能寄存器(MIER)

表 4-7 中断使能寄存器(MIER)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R/W	0h	任务 8 中断使能。 0：任务 8 中断被禁用。(默认) 1：任务 8 中断被启用。
6	INT7	R/W	0h	任务 7 中断使能。 0：任务 7 中断被禁用。(默认) 1：任务 7 中断被启用。
5	INT6	R/W	0h	任务 6 中断使能。 0：任务 6 中断被禁用。(默认) 1：任务 6 中断被启用。
4	INT5	R/W	0h	任务 5 中断使能。 0：任务 5 中断被禁用。(默认) 1：任务 5 中断被启用。
3	INT4	R/W	0h	任务 4 中断使能。 0：任务 4 中断被禁用。(默认) 1：任务 4 中断被启用。

2	INT3	R/W	0h	任务 3 中断使能。 0：任务 3 中断被禁用。(默认) 1：任务 3 中断被启用。
1	INT2	R/W	0h	任务 2 中断使能。 0：任务 2 中断被禁用。(默认) 1：任务 2 中断被启用。
0	INT1	R/W	0h	任务 1 中断使能。 0：任务 1 中断被禁用。(默认) 1：任务 1 中断被启用。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.5 中断标志寄存器（MIFR）

中断标志寄存器中的每个位对应于一个 CLA 任务。当从外设中断接收到任务请求时，会自动设置相应的位。该位也可以通过主 CPU 写入 MIFRC 寄存器或使用 IACK 指令来启动任务来设置。要使用 IACK 指令开始任务，首先在 MCTL 寄存器中启用此功能。如果在接收到新的外设中断时已经设置了该位，那么相应的溢出位将在 MIOVF 寄存器中设置。

相应的 MIFR 位在任务开始执行时自动清除。如果中断在 MIER 寄存器中启用并且没有其他更高优先级的任务待处理，则会发生这种情况。这些位也可以通过写入 MICLR 寄存器来手动清除。对 MIFR 寄存器的写操作将被忽略。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-7 中断标志寄存器(MIFR)

表 4-8 中断标志寄存器(MIFR)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R	0h	任务 8 中断标志。 0：任务 8 中断当前未置位标志。(默认) 1：任务 8 中断已被接收并且正在等待执行。
6	INT7	R	0h	任务 7 中断标志。 0：任务 7 中断当前未置位标志。(默认) 1：任务 7 中断已被接收并且正在等待执行。
5	INT6	R	0h	任务 6 中断标志。 0：任务 6 中断当前未置位标志。(默认) 1：任务 6 中断已被接收并且正在等待执行。

4	INT5	R	0h	任务 5 中断标志。 0：任务 5 中断当前未置位标志。(默认) 1：任务 5 中断已被接收并且正在等待执行。
3	INT4	R	0h	任务 4 中断标志。 0：任务 4 中断当前未置位标志。(默认) 1：任务 4 中断已被接收并且正在等待执行。
2	INT3	R	0h	任务 3 中断标志。 0：任务 3 中断当前未置位标志。(默认) 1：任务 3 中断已被接收并且正在等待执行。
1	INT2	R	0h	任务 2 中断标志。 0：任务 2 中断当前未置位标志。(默认) 1：任务 2 中断已被接收并且正在等待执行。
0	INT1	R	0h	任务 1 中断标志。 0：任务 1 中断当前未置位标志。(默认) 1：任务 1 中断已被接收并且正在等待执行。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.6 中断溢出标志寄存器(MIOVF)

溢出标志寄存器中的每个位对应一个 CLA 任务。当特定任务发生中断溢出事件时设置该位。当从外设源接收到一个新的中断时，MIFR 寄存器位已经设置，就会发生溢出事件。MIOVF 位只受外设中断事件的影响。它们不响应主 CPU IACK 指令或直接设置 MIFR 位的任务请求。溢出标志将保持锁存状态，只能通过写入溢出标志清除（MICLROVF）寄存器来清除。对 MIOVF 寄存器的写操作将被忽略。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-8 中断溢出标志寄存器(MIOVF)

表 4-9 中断溢出标志寄存器(MIOVF)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R	0h	任务 8 中断溢出标志位。 0：任务 8 中断溢出未发生。(默认) 1：任务 8 中断溢出已经发生。
6	INT7	R	0h	任务 7 中断溢出标志位。 0：任务 7 中断溢出未发生。(默认) 1：任务 7 中断溢出已经发生。
5	INT6	R	0h	任务 6 中断溢出标志位。

				0：任务 6 中断溢出未发生。(默认) 1：任务 6 中断溢出已经发生。
4	INT5	R	0h	任务 5 中断溢出标志位。 0：任务 5 中断溢出未发生。(默认) 1：任务 5 中断溢出已经发生。
3	INT4	R	0h	任务 4 中断溢出标志位。 0：任务 4 中断溢出未发生。(默认) 1：任务 4 中断溢出已经发生。
2	INT3	R	0h	任务 3 中断溢出标志位。 0：任务 3 中断溢出未发生。(默认) 1：任务 3 中断溢出已经发生。
1	INT2	R	0h	任务 2 中断溢出标志位。 0：任务 2 中断溢出未发生。(默认) 1：任务 2 中断溢出已经发生。
0	INT1	R	0h	任务 1 中断溢出标志位。 0：任务 1 中断溢出未发生。(默认) 1：任务 1 中断溢出已经发生。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.7 中断运行状态寄存器（MIRUN）

中断运行状态寄存器（MIRUN）指明当前哪个任务正在执行。在任何给定时间，MIRUN 只有一位被设置为 1。当任务完成并且相应的中断被送到设备的外围中断扩展（PIE）块时，该位自动清除。这使得主 CPU 知道任务何时完成。主 CPU 可以通过写 MCTL[SOFTRESET]位来停止当前正在运行的任务。这将清除 MIRUN 标志并停止任务。在这种情况下，不会对 PIE 生成中断。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-9 中断运行状态寄存器(MIRUN)

表 4-10 中断运行状态寄存器(MIRUN)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R	0h	任务 8 运行状态位。 0：任务 8 未执行。(默认) 1：任务 8 正在执行。
6	INT7	R	0h	任务 7 运行状态位。 0：任务 7 未执行。(默认) 1：任务 7 正在执行。
5	INT6	R	0h	任务 6 运行状态位。 0：任务 6 未执行。(默认)

				1：任务 6 正在执行。
4	INT5	R	0h	任务 5 运行状态位。 0：任务 5 未执行。(默认) 1：任务 5 正在执行。
3	INT4	R	0h	任务 4 运行状态位。 0：任务 4 未执行。(默认) 1：任务 4 正在执行。
2	INT3	R	0h	任务 3 运行状态位。 0：任务 3 未执行。(默认) 1：任务 3 正在执行。
1	INT2	R	0h	任务 2 运行状态位。 0：任务 2 未执行。(默认) 1：任务 2 正在执行。
0	INT1	R	0h	任务 1 运行状态位。 0：任务 1 未执行。(默认) 1：任务 1 正在执行。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.8 中断强制寄存器（MIFRC）

中断强制寄存器可以被主 CPU 用来通过软件启动任务。向 MIFRC 位写 1 将设置 MIFR 寄存器的相应位。写 0 被忽略，读总是返回 0。IACK #16 位操作也可以用来启动任务，并具有与 MIFRC 寄存器相同的效果。为使能 IACK 设置 MIFR 位，必须先设置 MCTL[IACKE]位。使用 IACK 的优点是不必先设置 EALLOW 位。这允许主 CPU 通过软件有效地触发 CLA 任务。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-10 中断强制寄存器(MIFRC)

表 4-11 中断强制寄存器(MIFRC)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R/W	0h	任务 8 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 8 中断。
6	INT7	R/W	0h	任务 7 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 7 中断。
5	INT6	R/W	0h	任务 6 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 6 中断。

4	INT5	R/W	0h	任务 5 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 5 中断。
3	INT4	R/W	0h	任务 4 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 4 中断。
2	INT3	R/W	0h	任务 3 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 3 中断。
1	INT2	R/W	0h	任务 2 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 2 中断。
0	INT1	R/W	0h	任务 1 中断强制位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 强制任务 1 中断。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.9 中断标志清除寄存器（MICLR)

通常，MIFR 寄存器中的位在任务开始时会自动清除。中断标志清除寄存器可以用来代替手动清除中断标志（MIFR）寄存器中的位。向 MICLR 位写 1 将清除 MIFR 寄存器中相应的位。写 0 被忽略，读总是返回 0。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-11 中断标志清除寄存器(MICLR)

表 4-12 中断标志清除寄存器(MICLR)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R/W	0h	任务 8 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 8 中断标志。
6	INT7	R/W	0h	任务 7 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 7 中断标志。
5	INT6	R/W	0h	任务 6 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 6 中断标志。
4	INT5	R/W	0h	任务 5 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 5 中断标志。

3	INT4	R/W	0h	任务 4 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 4 中断标志。
2	INT3	R/W	0h	任务 3 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 3 中断标志。
1	INT2	R/W	0h	任务 2 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 2 中断标志。
0	INT1	R/W	0h	任务 1 中断标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 1 中断标志。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.2.10 中断溢出标志清除寄存器（MICLROVF）

在使用 MIOVF 寄存器手动清除之前，MIOVF 寄存器中的溢出标志位被锁存。向 MICLROVF 位写 1 将清除 MIOVF 寄存器中相应的位。写 0 被忽略，读总是返回 0。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-12 中断溢出标志清除寄存器(MICLROVF)

表 4-13 中断溢出标志清除寄存器(MICLROVF)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
7	INT8	R/W	0h	任务 8 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 8 中断溢出标志。
6	INT7	R/W	0h	任务 7 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 7 中断溢出标志。
5	INT6	R/W	0h	任务 6 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 6 中断溢出标志。
4	INT5	R/W	0h	任务 5 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 5 中断溢出标志。
3	INT4	R/W	0h	任务 4 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 4 中断溢出标志。
2	INT3	R/W	0h	任务 3 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 3 中断溢出标志。

1	INT2	R/W	0h	任务 2 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 2 中断溢出标志。
0	INT1	R/W	0h	任务 1 中断溢出标志清除位。 0：该位读总是返回 0，而写 0 无效。(默认) 1：写 1 清除任务 1 中断溢出标志。

注：这些寄存器由 EALLOW 和代码安全模块保护。

4.1.1.3 执行寄存器

当接收到一个中断并开始执行任务时，CLA 程序计数器由合适的 MVECTx 寄存器初始化。MPC 指向 CLA 流水线的译码 2（D2）阶段中的指令。在 MSTOP 运行之后，如果没有其他任务待处理，MPC 将保持指示 MSTOP 指令。主 C28x CPU 可以读取 MPC 寄存器以进行调试。主 CPU 无法对 MPC 进行写操作。

4.1.1.3.1 程序计数寄存器（MPC）

该寄存器的具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-13 程序计数寄存器(MPC)

表 4-14 程序计数寄存器(MPC)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
11:0	MPC	R	0h	数值范围为 0x0-0xFFF，指示处于 CLA 流水线译码 2 阶段的当前指令。数值是从 CLA 程序空间中第一个地址的偏移量。

注：此寄存器受代码安全模块保护。主 CPU 可以读这个寄存器用于调试目的，但不能写入它。

4.1.1.3.2 CLA 状态寄存器（MSTF）

CLA 状态寄存器（MSTF）反映不同操作的结果。标志的基本规则如下：

1．向寄零标志和负标志被清除或设置基于：

(1)存器进行浮点传送；

(2) 比较、最小、最大、求负值和绝对值运算的结果；

(3) 运算如 MMOV16, MAND32, MOR32, MXOR32, MCMP32, MASR32, MLSR32 的整数结果。

2．上溢和下溢标志由浮点数学指令设置，如乘法、加法、减法和 1/x。这些标志也可以连接到设备上的外设中断扩展（PIE）块。这对于调试应用程序中的下溢和上溢情况非常有用。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-14 CLA 状态寄存器(MSTF)

表 4-15 CLA 状态寄存器(MSTF)位域描述

位域	位名	类型	初始值	描述
31:24	Reserved	R/W	0h	保留以备将来使用。
23:12	RPC	R/W	0h	返回程序计数器。 RPC 用于通过 MCCNDD 和 MRCNDD 操作保存和恢复 MPC 地址。
11	MEALLOW	R/W	0h	这个位启用和禁用 CLA 对 EALLOW 保护寄存器的写访问。这独立于主 CPU 状态寄存器中 EALLOW 位的状态。该状态位可以通过 MMOV32 STF, mem32 指令保存和恢复。 0：CLA 不能写入受 EALLOW 保护的寄存器。这个位由 MEDIS CLA 指令清除。 1：允许 CLA 写入受 EALLOW 保护的寄存器。这个位由 MEALLOW CLA 指令设置。
10	Reserved	R	0h	对这些位进行任何写入，读取值始终为 0。
9	RND32	R/W	0h	舍入 32 位浮点模式 使用 MSETFLG 和 MMOV32 MSTF, mem32 指令来改变舍入模式。 0：如果该位为零，则 MMPYF32、MADDF32 和 MSUBF32 指令将舍入为零（截断）。 1：如果该位为 1，则 MMPYF32、MADDF32 和 MSUBF32 指令将舍入到最接近的偶数值。
8:7	Reserved	R	0h	保留以备将来使用。
6	TF	R/W	0h	测试标志。 MTESTTF 指令可以根据测试的条件修改这个标志。MSETFLG 和 MMOV32 MSTF, mem32 指令也可以用来修改这个标志。 0：使用 MTESTTF 指令测试的条件为假。 1：使用 MTESTTF 指令测试的条件为真。
5:4	Reserved	R	0h	这两位可能会根据整数结果而改变。但是，CLA 不使用这些标志，因此将其标记为保留。
3	ZF	R/W	0h	零标志。 (1)根据目的寄存器中存储的浮点数值修改该标志的指令：MMOV32, MMOVD32, MABSF32, MNEGF32; (2)根据浮点运算结果修改该标志的指令：MCMPF32, MMAXF32 和 MMINF32; (3)基于整数运算结果修改该标志的指令：MMOV16, MAND32, MOR32, MXOR32, MCMP32, MASR32, MLSR32 和 MLSL32。 MSETFLG 和 MMOV32 MSTF, mem32 指令也可以用来修改这个标志 0：该值不为零。 1：该值为零。
2	NF	R/W	0h	负标志。 (1)根据目的寄存器中存储的浮点数值修改该标志的指令：MMOV32, MMOVD32, MABSF32, MNEGF32; (2)根据浮点运算结果修改该标志的指令：MCMPF32, MMAXF32 和 MMINF32; (3)基于整数运算结果修改该标志的指令：MMOV16, MAND32, MOR32, MXOR32, MCMP32, MASR32, MLSR32 和 MLSL32。 MSETFLG 和 MMOV32 MSTF, mem32 指令也可以用来修改这个标志 0：该值不为负。 1：该值为负。

1	LUF	R/W	0h	锁存下溢标志。 如果发生下溢，下面的指令将把这个标志设置为 1:MMPYF32, MADDF32, MSUBF32, MMACF32, MEINVF32, MEISQRTF32 MSETFLG 和 MMOV32 MSTF, mem32 指令也可以用来修改这个标志。 0：未锁存下溢条件。 1：已锁存一个下溢条件。
0	LVF	R/W	0h	锁存上溢标志。 如果发生上溢，下面的指令将把这个标志设置为 1:MMPYF32, MADDF32, MSUBF32, MMACF32, MEINVF32, MEISQRTF32 MSETFLG 和 MMOV32 MSTF, mem32 指令也可以用来修改这个标志。 0：未锁存上溢条件。 1：已锁存一个上溢条件。

注：(1) 此寄存器受代码安全模块保护。主 CPU 可以读这个寄存器用于调试目的，但不能写入它。

(2) 在配置 ZF 和 NF 标志时，负零浮点值被视为正零值。

(3) 在配置 ZF 和 NF 标志时，将 DeNorm 浮点值视为正零值。

4.2 模拟模块

图 4-15 显示了模拟模块的交互关系。



图 4-15 模拟引脚配置

注：通道资源具体参考实际型号。

4.2.1 ADC

4.2.1.1 特性

此器件内部有一个 12 位 SAR ADC 模块。ADC 内核包含一个 1 个采样保持电路和 12 位模数转换器。此 ADC 并不是基于排序器的。 用户可以通过 SOC（单独转换的配置为中心）一次触发实现一系列转换。

ADC 模块的功能包括：

- 12 位 ADC 内核，包含 1 个采样保持 (S/H) 电路
- 顺序采样模式
- 全范围模拟输入：0V 至 3V 固定值。输入模拟电压的数字值由以下公式得出：
  - 内部基准电压源（V_{REFLO}=VSSA。）

（1）当 input≤0V

$$\text{Digital Value} = 0$$

（2）当 0 V ≤input ≤ 3 V

$$\text{Digital Value} = 4096 \times \frac{\text{Input Analog Voltage} - \mathbf{V_{REFLO}}}{3}$$

（3）当 input ≥ 3 V

$$\text{Digital Value} = 4095$$

- ADC 时钟≤60MHz；
- **12 位或 5 位 ADC 模式可切换（通过 ADCCTL2 的 BIT1 控制，BIT1=0 选择 5 位 ADC，BIT1=1 选择 12 位 ADC 模式，上电复位默认选择 5 位 ADC 模式）**
- 多达 15 个复用的输入通道
- 16 个 SOC，可针对触发、采样窗口和通道进行配置
- 用于存储转换值的 16 个结果寄存器（可单独寻址）
- 多个触发源
  - S/W - 软件立即启动
  - ePWM 1-5

- GPIO XINT2
- CPU 定时器 0/1/2
- ADCINT1/2

- 9 个 PIE 中断，可配置在任意转换后申请中断

表 4-16 ADC 配置和控制寄存器

寄存器名称	地址	大小（x16）	受 EALLOW 保护	说明
ADCCTRL1	0x7100	1	支持	控制寄存器 1
ADCCTRL2	0x7101	1	支持	控制寄存器 2
ADCINTFLG	0x7104	1	否	中断标志寄存器
ADCINTFLGCLR	0x7105	1	否	中断标志清除寄存器
ADCINTOVF	0x7106	1	否	中断溢出寄存器
ADCINTOVFCLR	0x7107	1	否	中断溢出清除寄存器
INTSEL1N2	0x7108	1	支持	中断 1 和 2 选择寄存器
INTSEL3N4	0x7109	1	支持	中断 3 和 4 选择寄存器
INTSEL5N6	0x710A	1	支持	中断 5 和 6 选择寄存器
INTSEL7N8	0x710B	1	支持	中断 7 和 8 选择寄存器
INTSEL9N10	0x710C	1	支持	中断 9 选择寄存器（被保留的中断 10 选择）
SOCPRICTL	0x7110	1	支持	SOC 优先级控制寄存器
ADCSAMPLEMODE	0x7112	1	支持	采样模式寄存器
ADCINTSOCSEL1	0x7114	1	支持	中断 SOC 选择寄存器 1（用于 8 个通道）
ADCINTSOCSEL2	0x7115	1	支持	中断 SOC 选择寄存器 2（用于 8 个通道）
ADCSOCFLG1	0x7118	1	否	SOC 标志寄存器 1（用于 16 个通道）
ADCSOCFRC1	0x711A	1	否	SOC 强制寄存器 1（用于 16 个通道）
ADCSOCOVF1	0x711C	1	否	SOC 溢出寄存器 1（用于 16 个通道）
ADCSOCOVFCLR1	0x711E	1	否	SOC 溢出清除 1 寄存器 1（用于 16 个通道）
ADCSOC0CTL 至 DCSOC15CTL	0x7120 - 0x712F	1	支持	SOC0 控制寄存器至 SOC15 控制寄存器
ADCREFTRIM	0x7140	1	支持	参考修调寄存器
ADCOFFTRIM	0x7141	1	支持	失调修调寄存器
COMPHYSTCTL	0x714C	1	支持	比较器迟滞控制寄存器
ADCREV	0x714F	1	否	修订版本寄存器

表 4-17 ADC 结果寄存器（被映射至 PF0）

寄存器名称	地址	大小（x16）	受 EALLOW 保护	说明
ADCRESULT0 至 ADCRESULT15	0xB00 – 0xB0F	1	否	ADC 结果 0 寄存器至 ADC 结果 15 寄存器



图 4-16 ADC 连接

注意：即使不使用 ADC，也应保持模拟电源引脚的连接。

ADC 未在应用中使用时，ADC 引脚应按如下方式进行连接：

- V_{SSA}-连接到 V_{SS}
- An，Bn 连接到 V_{SSA}

在应用中使用 ADC 模块时，未使用的 ADC 输入引脚应连接到模拟地（V_{SSA}）。

注意：

与 AI 功能复用的未使用的 ADCIN 引脚不应直接连接到模拟地。它们应该通过一个 1kΩ电阻接地。这是为了防止一个错误代码将这些引脚配置为 AI 输出并将接地的引脚驱动到逻辑高电平状态。

当未使用 ADC 时，确保关闭 ADC 模块的时钟降低功耗。

4.2.1.2 ADC 转换启动时序

表 4-18 外部 ADC 转换启动开关特性

参数	最小值	最大值	单位
$t_{w(ADCSOCL)}$ 脉冲持续时间，**ADCSOCxO** 低电平脉冲持续时间	$32t_{c(HCO)}$		周期



图 4-17 ADCSOCAO 或 ADCSOCBO 时序

4.2.1.3 片载模数转换器

表 4-19 ADC 电气特性(1)

参数		最小值	典型值	最大值	单位
DC 技术规范					
分辨率		12			位
ADC 时钟		0.001		60	MHZ
采样窗口	ADM32F036A3Q	1		64	ADC 时钟
精度					
在 ADC 时钟 ≤ 60MHz(2)时，INL（积分非线性）		-7		7	最低有效位(LSB)
在 ADC 时钟 ≤ 60MHz 时，DNL（微分非线性）		-2		2	LSB
偏移误差(3)	执行一个单次自我校准	-20	0	20	LSB
带有内部基准的总增益误差		-60		60	LSB
通道到通道偏移变化		-8		8	LSB
通道到通道增益变化		-8		8	LSB
带有内部基准的 ADC 温度系数			-50		ppm/ °C
模拟输入					
带有内部基准的模拟输入电压		0		3	V
V_{REFLO} 输入电压(4)		-5	0	5	mV
输入电容值	模拟输入引脚的典型负载电容	不采样	5		pF
		采样	8.2		pF
输入漏电流			±2		μA
AC 技术规范					
SINAD **(28kHz)** 信噪比+失真			62		dB
SNR (28kHz) 信噪比			62		dB
THD (28kHz) 总谐波失真			-68		dB
ENOB (28kHz) 有效位数			10.1		Bits
SFDR (28kHz) 无杂散动态范围			69		dB

(1) 当 ADC 输入电压上升到高于 V_{DDA}时，INL 将降级。

(2) 1 LSB 为满刻度范围 (FSR)/4096 的加权值。FSR 为带有内部基准的 3V。

(3) 定期自校准能够消除系统级或温度对ADC零偏移误差的依赖，这可在应用方案中根据需要去执行，而不需要牺牲一个ADC通道。

(4) V_{REFLO}为输入信号的参考地，输入信号与V_{REFLO}之间需增加RC滤波电路。

表 4-20 ADC 功率模式

ADC 运行模式	条件	I_{DDA}	单位
模式 A - 运行，模式	ADC 时钟启用 ADC 上电 (ADCPWDN=1)	3.4	mA
模式 B - 关闭模式	ADC 时钟启用 ADC 断电 (ADCPWDN=0)	0.01	mA

4.2.1.3.1 内部温度传感器

内部温度传感器用于测量设备的结温。传感器的输出可以通过与ADC内部连接进行采样，并通过软件转换为温度。温度传感器的传输函数和传输曲线如图4-18所示：



图 4-18 温度传感器输入输出的传输曲线图

表 4-21 温度传感器系数

参数(1)	最小值	典型值	最大值	单位
T_{SLOPE} 温度按照温度传感器测得的 ADC LSB 变化而变动		0.181(2)(3)		°C/LSB
T_{OFFSET} 在温度传感器读数为 0°C 时的 ADC 输出		1511		LSB

(1) 温度传感器斜坡和偏移根据使用ADC内部基准的ADC LSB指定。必须按照外部基准电压调整外部基准模式中的电压值。

(2) ADC 温度系数被归入该技术规范。

(3) 温度传感器的输出（以 LSB形式）与温度变化量的方向一致。上升的温度将使得ADC值相对于初始值增加，温度的下降将使得ADC的值相对于初始值下降。

4.2.1.3.2 ADC 上电控制位时序

表 4-22 ADC 上电延迟

参数(1)	最小值	典型值	最大值	单位
$t_{d(PWD)}$ 上电后，ADC 保持稳定的延迟时间			1	ms
VCCA 的 LDO 上电稳定所需的延迟时间			5	ms

(1) 保持与 ADC 模块时序的兼容性。在首次转换前的 td(PWD)ms，F036 ADC 支持同时驱动所有 3 个位。



图 4-19 ADC 转换时序



Typical Values of the Input Circuit Components:

Switch Resistance (R_{on}): 1 kΩ

Sampling Capacitor (C_h): 3.2 pF

Parasitic Capacitance (C_p): 5 pF

Source Resistance (R_s): 50 Ω

图 4-20 ADC 输入阻抗模型

4.2.1.3.3 ADC 顺序采样模式时序



图 4-21 针对顺序模式/延迟中断脉冲的时序示例



图 4-22 针对顺序模式/提前中断脉冲的时序示例

4.2.1.4 ADC寄存器描述

本节包含 ADC 寄存器和按功能分组的寄存器的位定义。所有 ADC 寄存器都位于外设帧 2 中，除了 ADC 结果寄存器，它位于外设帧 0 中。具体地址参见数据表。

4.2.1.4.1 ADC 控制寄存器 1（ADCCTL1）

该寄存器的具体说明如下：

15	14	13	12				8
RESET	ADCENABLE	ADCBSY	ADCBSYCHN				
R-0/W-1 -0h	R-1h	R-0h	R-0h				
7	6	5	4	3	2	1	0
ADCPWN	ADCBGPWD	ADCREFPWD	Reserved	ADCREFSEL	INTPULSEPOS	VREFLOCONV	TEMPCONV
R/W-0h	R/W-0h	R/W-0h	R-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；R-0/W-1:读总是零，写 1 设置；-n:复位后的值。

图 4-23 ADC 控制寄存器 1(ADCCTL1)

表 4-23 ADC 控制寄存器 1(ADCCTL1)位域描述

位域	位名	类型	初始值	描述
15	RESET	R-0/W-1	0h	ADC 模块软件复位位。这个位引起整个 ADC 模块的主复位。当设备复位引脚被拉低时（或上电复位后），所有的寄存器位和状态机都会复位到初始状态。这是一个一次性有效位，这意味着该位在设置为 1 后立即自清除。读取这个位总是返回 0。此外，ADC 的复位有两个时钟周期的延迟（即其他 ADC 控制寄存器位不应该被修改，直到复位 ADC 的指令之后的两个时钟周期）。 0：无影响。 1：复位整个 ADC 模块（然后通过 ADC 逻辑将位设置回 0） 注意：ADC 模块在系统复位时复位。如果在任何其他时间需要 ADC 模块复位，则可以通过在此位上写入 1 来实现。在两个时钟周期后，您可以将适当的值写入 ADCCTL1 寄存器位。
14	ADCENABLE	R	1h	ADC 使能位。 0：ADC 禁用（不让 ADC 掉电）。 1：ADC 启用。必须在 ADC 转换前设置（建议在设置 ADC 上电位后直接设置该位）。
13	ADCBSY	R	0h	ADC 忙位。 当 ADC SOC 生成时设置，在下述情况清零，用于 ADC 状态机确定是否可以采样。 顺序模式：在采样保持脉冲负边沿后清除 4 个 ADC 时钟。 同步模式：在采样保持脉冲负边沿后清除 14 个 ADC 时钟。 0：ADC 可用于下一个通道的采样。 1：ADC 繁忙，无法采样另一个通道。
12:8	ADCBSYCHN	R	0h	当前 SOC 的 ADC SOC 生成设置位。 当 ADCBSY = 0 时：保存上次转换的 SOC 的值。 当 ADCBSY = 1 时，表示当前正在处理的 SOC。 00h：SOC0 为正在处理或上次转换过的 SOC。 01h：SOC1 为正在处理或上次转换过的 SOC。 02h：SOC2 为正在处理或上次转换过的 SOC。 03h：SOC3 为正在处理或上次转换过的 SOC。 04h：SOC4 为正在处理或上次转换过的 SOC。 05h：SOC5 为正在处理或上次转换过的 SOC。 06h：SOC6 为正在处理或上次转换过的 SOC。 07h：SOC7 为正在处理或上次转换过的 SOC。 08h：SOC8 为正在处理或上次转换过的 SOC。 09h：SOC9 为正在处理或上次转换过的 SOC。 0Ah：SOC10 为正在处理或上次转换过的 SOC。 0Bh：SOC11 为正在处理或上次转换过的 SOC。

				0Ch：SOC12 为正在处理或上次转换过的 SOC。 0Dh：SOC13 为正在处理或上次转换过的 SOC。 0Eh：SOC14 为正在处理或上次转换过的 SOC。 0Fh：ADCINB15 为正在处理或上次转换过的 SOC。 1xh：无效值。
7	ADCPWN	R/W	0h	ADC 掉电控制位（低有效）。 该位控制除带隙和参考电路外的所有内核模拟电路的上电和下电。 0：除带隙和参考电路外，内核的所有模拟电路都断电。 1：内核的模拟电路上电。
6	ADCBGPWD	R/W	0h	带隙电路断电（低有效）。 0：带隙电路断电。 1：内核的带隙缓冲器电路上电。
5	ADCREFPWD	R/W	0h	参考缓冲器电路断电（低有效）。 0：参考缓冲器电路断电。 1：内核的参考缓冲电路上电。
4	Reserved	R	0h	读返回 0；写没有效果。
3	ADCREFSEL	R/W	0h	内部或外部参考选择。 0：用于参考生成的内部带隙。 1：用于参考生成的外部 VREFHI 或 VREFLO 引脚。在某些器件上，VREFHI 引脚与 ADCINA0 共享。在这种情况下，ADCINA0 将不可用于此模式下的转换。在某些器件上，VREFLO 引脚与 VSSA 共享。在这种情况下，VREFLO 电压不能改变。
2	INTPULSEPOS	R/W	0h	中断脉冲产生控制。 0：当 ADC 开始转换时，中断脉冲产生（采样脉冲的下降沿）。 1：中断脉冲产生，1 个周期后 ADC 结果锁存到结果寄存器。
1	VREFLOCONV	R/W	0h	VREFLO 转换位。 使能该位时，内部将 VREFLO 连接到 ADC 通道 B5，并断开 ADCINB5 引脚与 ADC 的连接。器件上是否存在 ADCINB5 引脚不影响本功能。ADCINB5 引脚上的任何外部电路都不受此模式影响。 0：ADCINB5 正常连接到 ADC 模块，VREFLO 不连接到 ADCINB5。 1：VREFLO 内部连接到 ADC 进行采样。
0	TEMPCONV	R/W	0h	温度传感器转换位。在启用该位时，内部连接一个内部温度传感器到 ADC 通道 A5，并断开 ADCINA5 引脚与 ADC 的连接。器件上是否存在 ADCINA5 引脚不影响本功能。ADCINA5 引脚上的任何外部电路都不受此模式影响。 0：ADCINA5 正常连接到 ADC 模块，内部温度传感器不连接到 ADCINA5。 1：温度传感器内部连接到 ADC 进行采样。

4.2.1.4.2 ADC 控制寄存器 2（ADCCTL2）

该寄存器的具体说明如下：

15	2	1	0
Reserved		ADCNONOVERLAP	CLKDIV2EN
R-0h		R/W-0h	R/W-0h

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-24 ADC 控制寄存器 2(ADCCTL2)

表 4-24 ADC 控制寄存器 2(ADCCTL2)位域描述

位域	位名	类型	初始值	描述
15:2	Reserved	R	0h	读返回 0；写没有效果。
1	ADCNONOVERLAP	R/W	0h	ADCNONOVERLAP 控制位。 0：允许采样和转换重叠。 1：不允许采样重叠。

0	CLKDIV2EN	R/W	0h	ADC 时钟分频器。 0：ADCCLK = SYSCLK。 1：ADCCLK = SYSCLK/2。

4.2.1.4.3 ADC 中断标志寄存器（ADCINTFLG）

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-25 ADC 中断标志寄存器(ADCINTFLG)

表 4-25 ADC 中断标志寄存器(ADCINTFLG)位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	读返回 0；写没有效果。
8:0	ADCINTx (x = 9至1)	R	0h	ADC 中断标志位：读取此位表示是否产生 ADCINT 脉冲。 0：没有 ADC 中断脉冲产生。 1：有 ADC 中断脉冲产生。 如果 ADC 中断处于连续模式（INTSELxNy 寄存器），则每当选定的 EOC 事件发生时，标志位被设置，会产生更多的中断脉冲。 如果不启用连续模式，则不会产生更多的中断脉冲，直到用户使用 ADCINTFLGCLR 寄存器清除该标志位。如果在 ADCINTFLG 标志被设置的同时生成 EOC 事件，ADCINTOVF 标志将被设置。 ADCINTFLG 和 ADCINTOVF 标志必须在正常中断操作可以在非连续模式下恢复之前被清除。

4.2.1.4.4 ADC 中断标志清除寄存器（ADCINTFLGCLR）

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-26 ADC 中断标志清除寄存器(ADCINTFLGCLR)

表 4-26 ADC 中断标志清除寄存器(ADCINTFLGCLR)位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	读返回 0；写没有效果。
8:0	ADCINTx (x = 9至1)	R/W	0h	ADC 中断标志清除位。 0：没有作用。 1：清除 ADCINTFLG 寄存器中相应的标志位。 清除或设置标志位的边界条件：如果在同一周期内，硬件试图设置该标志位，而软件试图清除该标志位，则会发生以下情况： 1.软件有优先权，将会清除该标志； 2.硬件设置将被放弃，没有信号会从锁存器传到 PIE；

				3.生成溢出标志或条件。

4.2.1.4.5 ADC 中断溢出寄存器（ADCINTOVF）

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-27 ADC 中断溢出寄存器(ADCINTOVF)

表 4-27 ADC 中断溢出寄存器(ADCINTOVF)位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留位。
8:0	ADCINTx (x = 9至1)	R	0h	ADC 中断溢出位。 表明在产生 ADCINT 脉冲时是否发生溢出。如果设置了相应的 ADCINTFLG 位，并生成了一个选定的附加 EOC 触发，则会产生溢出条件。 0：未检测到 ADC 中断溢出事件。 1：检测到 ADC 中断溢出事件。 溢出位与连续模式位的状态无关。无论选择哪种模式，都会产生溢出条件。ADCINTFLG 和 ADCINTOVF 标志必须在正常中断操作可以在非连续模式下恢复之前被清除。

4.2.1.4.6 ADC 中断溢出清除寄存器（ADCINTOVFCLR）

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；R/C:读/写 1 清除；-n:复位后的值。

图 4-28 ADC 中断溢出清除寄存器(ADCINTOVFCLR)

表 4-28 ADC 中断溢出清除寄存器(ADCINTOVFCLR)位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	读返回 0；写没有效果。
8:0	ADCINTx (x = 9至1)	R/C	0h	ADC 中断溢出清除位。 0：没有作用。 1：清除 ADCINTOVF 寄存器中相应的溢出位。在相同的时钟周期上，如果软件试图设置该位，而硬件试图设置 ADCINTOVF 寄存器中的溢出位，则硬件具有优先级，并且 ADCINTOVF 位将被设置。

4.2.1.4.7 中断选择寄存器（INTSELxNy）

中断选择寄存器一共有 5 个，分别为中断 1 和 2 选择寄存器(INTSEL1N2)，中断 3 和 4 选择寄存器(INTSEL3N4)，中断 5 和 6 选择寄存器(INTSEL5N6)，中断 7 和 8 选择寄存器(INTSEL7N8)，中断 9 和 10 选择寄存器(INTSEL9N10)。这些寄存器均受 EALLOW 保护。它们的具体说明如下：

15	14	13	12	8
Reserved	INT2CONT	INT2E	INT2SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

7	6	5	4	0
Reserved	INT1CONT	INT1E	INT1SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-29 中断 1 和 2 选择寄存器(INTSEL1N2)

15	14	13	12	8
Reserved	INT4CONT	INT4E	INT4SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

7	6	5	4	0
Reserved	INT3CONT	INT3E	INT3SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-30 中断 3 和 4 选择寄存器(INTSEL3N4)

15	14	13	12	8
Reserved	INT6CONT	INT6E	INT6SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

7	6	5	4	0
Reserved	INT5CONT	INT5E	INT5SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-31 中断 5 和 6 选择寄存器(INTSEL5N6)

15	14	13	12	8
Reserved	INT8CONT	INT8E	INT8SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

7	6	5	4	0
Reserved	INT7CONT	INT7E	INT7SEL	
R-0h	R/W-0h	R/W-0h	R/W-0h	

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-32 中断 7 和 8 选择寄存器(INTSEL7N8)



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-33 中断 9 和 10 选择寄存器(INTSEL9N10)

表 4-29 中断选择寄存器(INTSELxNy)位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位。
14	INTyCONT	R/W	0h	ADCINTy 连续模式启用。 0：直到 ADCINTy 标志（在 ADCINTFLG 寄存器中）被用户清除，不会再产生更多的 ADCINTy 脉冲。 1：无论标志位是否清除，只要产生 EOC 脉冲，就会产生 ADCINTy 脉冲。
13	INTyE	R/W	0h	ADCINTy 中断使能。 0：ADCINTy 禁止。 1：ADCINTy 使能。
12:8	INTySEL	R/W	0h	ADCINTy EOC 源选择。 00h：EOC0 是 ADCINTy 的触发器。 01h：EOC1 是 ADCINTy 的触发器。 02h：EOC2 是 ADCINTy 的触发器。 03h：EOC3 是 ADCINTy 的触发器。 04h：EOC4 是 ADCINTy 的触发器。 05h：EOC5 是 ADCINTy 的触发器。 06h：EOC6 是 ADCINTy 的触发器。 07h：EOC7 是 ADCINTy 的触发器。 08h：EOC8 是 ADCINTy 的触发器。 09h：EOC9 是 ADCINTy 的触发器。 0Ah：EOC10 是 ADCINTy 的触发器。 0Bh：EOC11 是 ADCINTy 的触发器。 0Ch：EOC12 是 ADCINTy 的触发器。 0Dh：EOC13 是 ADCINTy 的触发器。 0Eh：EOC14 是 ADCINTy 的触发器。 0Fh：EOC15 是 ADCINTy 的触发器。 1xh：无效值。
7	Reserved	R	0h	读返回 0；写没有效果。
6	INTxCONT	R/W	0h	ADCINTx 连续模式启用。 0：直到 ADCINTx 标志（在 ADCINTFLG 寄存器中）被用户清除，不会再产生更多的 ADCINTx 脉冲。 1：无论标志位是否清除，只要产生 EOC 脉冲，就会产生 ADCINTx 脉冲。
5	INTxE	R/W	0h	ADCINTx 中断使能。 0：ADCINTx 禁止。 1：ADCINTx 使能。
4:0	INTxSEL	R/W	0h	ADCINTx EOC 源选择。 00h：EOC0 是 ADCINTx 的触发器。 01h：EOC1 是 ADCINTx 的触发器。 02h：EOC2 是 ADCINTx 的触发器。 03h：EOC3 是 ADCINTx 的触发器。 04h：EOC4 是 ADCINTx 的触发器。 05h：EOC5 是 ADCINTx 的触发器。 06h：EOC6 是 ADCINTx 的触发器。 07h：EOC7 是 ADCINTx 的触发器。 08h：EOC8 是 ADCINTx 的触发器。 09h：EOC9 是 ADCINTx 的触发器。 0Ah：EOC10 是 ADCINTx 的触发器。 0Bh：EOC11 是 ADCINTx 的触发器。

				0Ch：EOC12 是 ADCINTx 的触发器。 0Dh：EOC13 是 ADCINTx 的触发器。 0Eh：EOC14 是 ADCINTx 的触发器。 0Fh：EOC15 是 ADCINTx 的触发器。 1xh：无效值。

4.2.1.4.8 SOC 优先级控制寄存器（SOCPRICTL）

该寄存器的具体说明如下：

15	14 11	10 5	4 0
ONESHOT	Reserved	RRPOINTER	SOCPRIORITY
R/W-0h	R-0h	R-20h	R/W-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-34 SOC 优先级控制寄存器(SOCPRICTL)

表 4-30 SOC 优先级控制寄存器(SOCPRICTL)位域描述

位域	位名	类型	初始值	描述
15	ONESHOT	R/W	0h	0：禁用单镜头模式。 1：启用单镜头模式。
14:11	Reserved	R	0h	读返回 0；写没有效果。
10:5	RRPOINTER	R	20h	轮询指针。保持上一次转换的轮询 SOCx 的值，轮询模式将使用该值来确定转换的顺序。 00h：SOC0 是上一次轮询转换的 SOC。SOC1 的轮询优先级最高。 01h：SOC1 是上一次轮询转换的 SOC。SOC2 的轮询优先级最高。 02h：SOC2 是上一次轮询转换的 SOC。SOC3 的轮询优先级最高。 03h：SOC3 是上一次轮询转换的 SOC。SOC4 的轮询优先级最高。 04h：SOC4 是上一次轮询转换的 SOC。SOC5 的轮询优先级最高。 05h：SOC5 是上一次轮询转换的 SOC。SOC6 的轮询优先级最高。 06h：SOC6 是上一次轮询转换的 SOC。SOC7 的轮询优先级最高。 07h：SOC7 是上一次轮询转换的 SOC。SOC8 的轮询优先级最高。 08h：SOC8 是上一次轮询转换的 SOC。SOC9 的轮询优先级最高。 09h：SOC9 是上一次轮询转换的 SOC。SOC10 的轮询优先级最高。 0Ah：SOC10 是上一次轮询转换的 SOC。SOC11 的轮询优先级最高。 0Bh：SOC11 是上一次轮询转换的 SOC。SOC12 的轮询优先级最高。 0Ch：SOC12 是上一次轮询转换的 SOC。SOC13 的轮询优先级最高。 0Dh：SOC13 是上一次轮询转换的 SOC。SOC14 的轮询优先级最高。 0Eh：SOC14 是上一次轮询转换的 SOC。SOC15 的轮询优先级最高。 0Fh：SOC15 是上一次轮询转换的 SOC。SOC0 的轮询优先级最高。 1xh：无效值。 20h：复位值，表示没有 SOC 被转换。SOC0 具有最高的轮询优先级。当设备复位时，或者当 ADCCTL1. RESET 位被设置时，或者当 SOCPRICTL 寄存器被写入时，设置此值。在后一种情况下，如果转换已经开始，则完成后新的优先级将生效。 其他值：无效选择。
4:0	SOCPRIORITY	R/W	0h	SOC 优先级。 确定 SOCx 优先级模式和轮询仲裁的断开点。 00h：所有通道的 SOC 优先级以轮询模式处理。 01h：SOC0 为高优先级，其他通道为轮询模式。 02h：SOC0-SOC1 为高优先级，SOC2-SOC15 为轮询模式。 03h：SOC0-SOC2 为高优先级，SOC3-SOC15 为轮询模式。 04h：SOC0-SOC3 为高优先级，SOC4-SOC15 为轮询模式。 05h：SOC0-SOC4 为高优先级，SOC5-SOC15 为轮询模式。

				06h：SOC0-SOC5 为高优先级，SOC6-SOC15 为轮询模式。 07h：SOC0-SOC6 为高优先级，SOC7-SOC15 为轮询模式。 08h：SOC0-SOC7 为高优先级，SOC8-SOC15 为轮询模式。 09h：SOC0-SOC8 为高优先级，SOC9-SOC15 为轮询模式。 0Ah：SOC0-SOC9 为高优先级，SOC10-SOC15 为轮询模式。 0Bh：SOC0-SOC10 为高优先级，SOC11-SOC15 为轮询模式。 0Ch：SOC0-SOC11 为高优先级，SOC12-SOC15 为轮询模式。 0Dh：SOC0-SOC12 为高优先级，SOC13-SOC15 为轮询模式。 0Eh：SOC0-SOC13 为高优先级，SOC14-SOC15 为轮询模式。 0Fh：SOC0-SOC14 为高优先级，SOC15 为轮询模式。 10h：所有 SOC 都为高优先级，由 SOC 数值仲裁。 其他值：无效选择。

4.2.1.4.9 采样模式寄存器（ADCSAMPLEMODE）

该寄存器的具体说明如下：



注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-35 采样模式寄存器(ADCSAMPLEMODE)

表 4-31 采样模式寄存器(ADCSAMPLEMODE)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留位。
7	SIMULEN14	R/W	0h	保留位。
6	SIMULEN12	R/W	0h	保留位。
5	SIMULEN10	R/W	0h	保留位。
4	SIMULEN8	R/W	0h	保留位。
3	SIMULEN6	R/W	0h	保留位。
2	SIMULEN4	R/W	0h	保留位。
1	SIMULEN2	R/W	0h	保留位。
0	SIMULEN0	R/W	0h	保留位。

4.2.1.4.10 中断触发 SOC 选择寄存器 1（ADCINTSOCSEL1）

该寄存器的具体说明如下：



注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-36 中断触发 SOC 选择寄存器 1(ADCINTSOCSEL1)

表 4-32 中断触发 SOC 选择寄存器 1(ADCINTSOCSEL1)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 7至0)	R/W	0h	SOCx 的 ADC 中断触发选择。选择 ADCINT 触发 SOCx。ADCINT 触发器与 ADCSOCxCTL 寄存器中的 TRIGSEL 位域选择的触发器以及来自 ADCSOCFRC1 寄存器的软件强制触发信号相匹配。

				00：没有 ADCINT 触发 SOCx。 01：ADCINT1 将触发 SOCx。 10：ADCINT2 将触发 SOCx。 11：无效选择。

4.2.1.4.11 断触发 SOC 选择寄存器 2（ADCINTSOCSEL2）

该寄存器的具体说明如下：

15 14	13 12	11 10	9 8	7 6	5 4	3 2	1 0
SOC15	SOC14	SOC13	SOC12	SOC11	SOC10	SOC9	SOC8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-37 中断触发 SOC 选择寄存器 2(ADCINTSOCSEL2)

表 4-33 中断触发 SOC 选择寄存器 2(ADCINTSOCSEL2)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 15至8)	R/W	0h	SOCx 的 ADC 中断触发选择。选择 ADCINT 触发 SOCx。ADCINT 触发器与 ADCSOCxCTL 寄存器中的 TRIGSEL 位域选择的触发器以及来自 ADCSOCFRC1 寄存器的软件强制触发信号相匹配。 00：没有 ADCINT 触发 SOCx。 01：ADCINT1 将触发 SOCx。 10：ADCINT2 将触发 SOCx。 11：无效选择。

4.2.1.4.12 SOC 标志寄存器 1（ADCSOCFLG1）

该寄存器的具体说明如下：

15	14	13	12	11	10	9	8
SOC15	SOC14	SOC13	SOC12	SOC11	SOC10	SOC9	SOC8
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h
7	6	5	4	3	2	1	0
SOC7	SOC6	SOC5	SOC4	SOC3	SOC2	SOC1	SOC0
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-38 SOC 标志寄存器 1(ADCSOCFLG1)

表 4-34 SOC 标志寄存器 1(ADCSOCFLG1)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 15至0)	R	0h	SOCx 转换开始标志。表明各个 SOC 转换的状态。 0：没有等待 SOCx 的采样。 1：已收到触发，采样正在等待 SOCx。 当相应的 SOCx 转换开始时，该位将自动清除。如果存在竞争，即该位在同一周期内同时收到设置请求和清除请求，无论其来源如何，该位将被设置，并且清除请求将被忽略。在这种情况下，无论 ADCSOCOVF1 寄存器中的溢出位先前是否设置，都不会受到影响。

4.2.1.4.13 SOC 强制寄存器 1（ADCSOCFRC1）

该寄存器的具体说明如下：

15	14	13	12	11	10	9	8
SOC15	SOC14	SOC13	SOC12	SOC11	SOC10	SOC9	SOC8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
SOC7	SOC6	SOC5	SOC4	SOC3	SOC2	SOC1	SOC0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-39 SOC 强制寄存器 1(ADCSOCFRC1)

表 4-35 SOC 强制寄存器 1(ADCSOCFRC1)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 15至0)	R/W	0h	SOCx 强制转换开始标志。写入 1 将 ADCSOCFLG1 寄存器中相应的 SOCx 标志位强制设置为 1。这可以用来发起一个软件启动的转换。写入 0 将被忽略。 0：没有作用。 1：强制 SOCx 标志位为 1。这将导致一旦 SOCx 给予优先级，将引起一个转换的启动。 如果软件试图设置该位，而硬件在同一个时钟周期上试图清除 ADCSOCFLG1 寄存器中的 SOCx 位，则软件具有优先级，并且将设置 ADCSOCFLG1 位。在这种情况下，无论 ADCSOCFLG1 位之前是否设置，ADCSOCOVF1 寄存器中的溢出位都不会受到影响。

4.2.1.4.14 SOC 溢出寄存器 1（ADCSOCOVF1）

该寄存器的具体说明如下：

15	14	13	12	11	10	9	8
SOC15	SOC14	SOC13	SOC12	SOC11	SOC10	SOC9	SOC8
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h
7	6	5	4	3	2	1	0
SOC7	SOC6	SOC5	SOC4	SOC3	SOC2	SOC1	SOC0
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-40 SOC 溢出寄存器 1(ADCSOCOVF1)

表 4-36 SOC 溢出寄存器 1(ADCSOCOVF1)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 15至0)	R	0h	SOCx 转换溢出开始标志。表明在一个 SOCx 事件等待时，产生一个 SOCx 事件。 0：无 SOCx 事件溢出。 1：有 SOCx 事件溢出。 一个溢出条件不会停止对 SOCx 事件的处理。这只是丢失一个触发的指示。

4.2.1.4.15 SOC 溢出清除寄存器 1（ADCSOCOVFCLR1）

该寄存器的具体说明如下：

15	14	13	12	11	10	9	8
SOC15	SOC14	SOC13	SOC12	SOC11	SOC10	SOC9	SOC8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
SOC7	SOC6	SOC5	SOC4	SOC3	SOC2	SOC1	SOC0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-41 SOC 溢出清除寄存器 1(ADCSOCOVFCLR1)

表 4-37 SOC 溢出清除寄存器 1(ADCSOCOVFCLR1)位域描述

位域	位名	类型	初始值	描述
15:0	SOCx (x = 15至0)	R/W	0h	SOCx 清除转换溢出开始标志。写入 1 将清除 ADCSOCOVF1 寄存器中相应的 SOCx 溢出标志。写入 0 将被忽略。 0：没有作用。 1：清除 SOCx 溢出标志。 如果软件试图设置该位，而硬件在同一个时钟周期上试图设置 ADCSOCOVF1 寄存器中的溢出位，则硬件具有优先级，并且将设置 ADCSOCOVF1 位。

4.2.1.4.16 SOC0-SOC15 控制寄存器（ADCSOCxCTL）

该寄存器的具体说明如下：

15	11	10	9	6	5	0
TRIGSEL		Reserved	CHSEL		ACQPS	
R/W-0h		R-0h	R/W-0h		R/W-0h	

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-42 SOCx 控制寄存器(ADCSOCxCTL)

表 4-38 SOCx 控制寄存器(ADCSOCxCTL)位域描述

位域	位名	类型	初始值	描述
15:11	TRIGSEL	R/W	0h	SOCx 触发源选择。 配置哪个触发器将在 ADCSOCFLG1 寄存器中设置相应的 SOCx 标志，以便在给定 SOCx 优先级时引起一个转换启动。这个设置可以被 ADCINTSOCSEL1 或 ADCINTSOCSEL2 寄存器中相应的 SOCx 位域覆盖。 00h：ADCTRIG0-只用软件。 01h：ADCTRIG1-CPU 定时器 0，TINT0n。 02h：ADCTRIG2-CPU 定时器 1，TINT1n。 03h：ADCTRIG3-CPU 定时器 2，TINT2n。 04h：ADCTRIG4-XINT2, XINT2SOC。 05h：ADCTRIG5-ePWM1, ADCSOCA。 06h：ADCTRIG6-ePWM1, ADCSOCB。 07h：ADCTRIG7-ePWM2, ADCSOCA。 08h：ADCTRIG8-ePWM2, ADCSOCB。 09h：ADCTRIG9-ePWM3, ADCSOCA。 0Ah：ADCTRIG10-ePWM3, ADCSOCB。 0Bh：ADCTRIG11-ePWM4, ADCSOCA。 0Ch：ADCTRIG12-ePWM4, ADCSOCB。 0Dh：ADCTRIG13-ePWM5, ADCSOCA。 0Eh：ADCTRIG14-ePWM5, ADCSOCB。 其他值：无效选择。
10	Reserved	R	0h	读返回 0；写没有效果。

9:6	CHSEL	R/W	0h	SOCx 通道选择。当 ADC 接收到 SOCx 时，选择要转换的通道。 顺序采样模式（SIMULENx = 0）： 0h：ADCINA0。 1h：ADCINA1。 2h：ADCINA2。 3h：ADCINA3。 4h：ADCINA4。 5h：ADCINA5。 6h：ADCINA6。 7h：ADCINA7。 8h：ADCINB0。 9h：ADCINB1。 Ah：ADCINB2。 Bh：ADCINB3。 Ch：ADCINB4。 Dh：ADCINB5。 Eh：ADCINB6。 Fh：ADCINB7。
5:0	ACQPS	R/W	0h	SOCx 采样预分频。控制 SOCx 的采样和保持窗口。 00h：采样窗口是 1 个周期长（0 + 1 时钟周期）。 01h：采样窗口是 2 个周期长（1 + 1 时钟周期）。 02h：采样窗口是 3 个周期长（2 + 1 时钟周期）。 03h：采样窗口是 4 个周期长（3 + 1 时钟周期）。 04h：采样窗口是 5 个周期长（4 + 1 时钟周期）。 05h：采样窗口是 6 个周期长（5 + 1 时钟周期）。 06h：采样窗口是 7 个周期长（6 + 1 时钟周期）。 07h：采样窗口是 8 个周期长（7+ 1 时钟周期）。 08h：采样窗口是 9 个周期长（8 + 1 时钟周期）。 09h：采样窗口是 10 个周期长（9 + 1 时钟周期）。 ..... 3Fh：采样窗口是 64 个周期长（63 + 1 时钟周期）。

4.2.1.4.17 参考修调寄存器（ADCREFTRIM）

该寄存器的具体说明如下：



注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-43 参考修调寄存器(ADCREFTRIM)

表 4-39 参考修调寄存器(ADCREFTRIM)位域描述

位域	位名	类型	初始值	描述
15:14	Reserved	R	0h	读返回 0；写没有效果。
13:9	Reserved	R/W	0h	保留位。这些位在厂家修调设置的器件启动代码装入后，不应进行修改。
8:5	Reserved	R/W	0h	保留位。这些位在厂家修调设置的器件启动代码装入后，不应进行修改。
4:0	Reserved	R/W	0h	保留位。这些位在厂家修调设置的器件启动代码装入后，不应进行修改。

4.2.1.4.18 偏移修调寄存器（ADCOFFTRIM）

该寄存器的具体说明如下：

15	9	8	0
Reserved		OFFTRIM	
R-0h		R/W-0h	

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-44 偏移修调寄存器(ADCOFFTRIM)

表 4-40 偏移修调寄存器(ADCOFFTRIM)位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	读返回 0；写没有效果。
8:0	OFFTRIM	R/W	0h	ADC 偏移量修调。ADC 偏移的补码。取值范围为-256 至 +255。这些位由厂家修调设置的器件启动代码装入。修改这个默认设置可以校正任何电路板引起的偏移。

4.2.1.4.19 比较器迟滞控制寄存器（COMPHYSTCTL）

该寄存器的具体说明如下：

15 12	11	10 7	6	5 2	1	0
Reserved	COMP3_HYST_DISABLE	Reserved	COMP2_HYST_DISABLE	Reserved	COMP1_HYST_DISABLE	Reserved
R-0h	R/W-0h	R-0h	R/W-0h	R-0h	R/W-0h	R-0h

注：该寄存器受 EALLOW 保护。

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-45 比较器迟滞控制寄存器(COMPHYSTCTL)

表 4-41 比较器迟滞控制寄存器(COMPHYSTCTL)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	读返回 0；写没有效果。
11	COMP3_HYST_DISABLE	R/W	0h	0：迟滞被启用。 1：迟滞被禁用。
10:7	Reserved	R	0h	保留位。
6	COMP2_HYST_DISABLE	R/W	0h	0：迟滞被启用。 1：迟滞被禁用。
5:2	Reserved	R	0h	保留位。
1	COMP1_HYST_DISABLE	R/W	0h	0：迟滞被启用。 1：迟滞被禁用。
0	Reserved	R	0h	保留位。

4.2.1.4.20 修订版本寄存器（ADCREV）

该寄存器的具体说明如下：

15	8
REV	
R-x	

7	0
TYPE	
R-3h	

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-46 修订版本寄存器(ADCREV)

表 4-42 修订版本寄存器(ADCREV)位域描述

位域	位名	类型	初始值	描述
15:8	REV	R	x	ADC 版本。允许记录不同版本之间的差异。第一个版本被标示为 00h。
7:0	TYPE	R	3h	ADC 的类型。对于本类型的 ADC 总是设置为 3。

4.2.1.4.21 ADC 结果 0 至 ADC 结果 15 寄存器（ADCRESULTx)

ADC 结果寄存器位于外设帧 0（PF0）中。在头文件中，ADCRESULTx 寄存器位于 AdcResult 寄存器文件中，而不是 AdcRegs。该寄存器的具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-47ADC 结果 0 至 ADC 结果 15 寄存器(ADCRESULTx)

表 4-43ADC 结果 0 至 ADC 结果 15 寄存器(ADCRESULTx)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	读返回 0；写没有效果。
11:0	RESULT	R	0h	12 位右对齐 ADC 结果。 顺序采样模式（SIMULENx = 0）： ADC 完成一次 SOCx 的转换后，数字结果被放入相应的 ADCRESULTx 寄存器中。例如，如果配置 SOC4 采样 ADCINA1，则转换完成后的结果将放在 ADCRESULT4 中。 同步采样模式（SIMULENx = 1）： 在 ADC 完成一对通道的转换后，在相应的 ADCRESULTx 和 ADCRESULTx+1 寄存器中可以找到数字结果（假设 x 是偶数）。例如，如果配置 SOC4 采样，这些转换完成后的结果将放在 ADCRESULT4 和 ADCRESULT5 中。

4.2.2 ADC MUX



图 4-48 AIx 引脚多路复用（AI 输入）

ADC 通道和比较器功能一直可用。数字 I/O 功能只有当 AIOMUX1 寄存器中对应位的值为 0 时才可用。在此模式中，AIODAT 寄存器中读取到的值反映了引脚的实际状态。

当 AIOMUX 寄存器中对应位为 1 时，数字 I/O 功能被禁用。在这个模式下，AIODAT 寄存器中读取到的值反映了 AIODAT 寄存器的输出锁存状态，并且输入数字 I/O 缓冲器被禁用以防止对模拟信号产生噪声。

复位时，数字功能被禁用。如果该引脚用作模拟输入，则用户应禁用该引脚的 AIO 功能。

注意：电路虽然包含部分 AIO 的输出控制功能，但是输出驱动电路被删除，因此 O 的输出信号永远不可能被传输至 AIx 引脚。

4.2.3 比较器模块

图 4-49 为比较器模块系统图。



图 4-49 比较器模块图

表 4-44 比较器控制寄存器

寄存器名称	COMP1 地址	COMP2 地址	COMP3 地址	大小（x 16)	受 EALLOW 保护	说明
COMPCTL	0x6400	0x6420	0x6440	1	支持	比较器控制寄存器
COMPSTS	0x6402	0x6422	0x6442	1	否	比较器状态寄存器
DACCTL	0x6404	0x6424	0x6444	1	支持	DAC 控制寄存器
DACVAL	0x6406	0x6426	0x6446	1	否	DAC 值寄存器
RAMPMAXREF_ACTIVE	0x6408	0x6428	0x6448	1	否	斜坡发生器最大基准（有效）寄存器
RAMPMAXREF_ SHDW	0x640A	0x642A	0x644A	1	否	斜坡发生器最大基准（阴影）寄存器
RAMPDECVAL_ACTIVE	0x640C	0x642C	0x644C	1	否	斜坡发生器减量值（有效）寄存器
RAMPDECVAL_ SHDW	0x640E	0x642E	0x644E	1	否	斜坡发生器减量值（阴影）寄存器
RAMPSTS	0x6410	0x6430	0x6450	1	否	斜坡发生器状态寄存器

每个 CMPSS 模块内包含 1 个比较器单元，比较器可实现功能如图 4-50 所示。可比较 A，B 两端口的模拟电压，输出对应的数字逻辑信号。



Voltages	Output
Voltage A > Voltage B	1
Voltage A < Voltage B	0

图 4-50 比较器

比较器自带 8bit 的 DAC，可替代负端输入，作为比较器参考电压。DAC 输出电压计算公式为：

$$DACOUT = \frac{DACVAL * (VDDA - VSSA)}{256} \quad (式\ 2\text{-}1)$$

4.2.3.1 片载比较器 / DAC电气数据和时序

表 4-45 比较器 / DAC 的电气特性

特性	最小值	典型值	最大值	单位
比较器				
比较器输入范围		V_{SSA}-V_{DDA}		V
比较器到 PWM 可编程控制故障区的响应时间（异步）		50		ns
输入偏移		±5		mV
输入迟滞(1)		35		mV
DAC				
DAC 输出范围		V_{SSA}-V_{DDA}		V
DAC 分辨率		8		位
DAC 稳定时间		请参考图 4-13		
DAC 增益		-1.5%		
DAC 偏移		10		mV
单调性		支持		
INL		±3		LSB

(1). 比较器输入端的迟滞是通过施密特触发器结构实现的。这将在比较器的输出和比较器非反向输入间实际产生一个100kΩ电阻值，有一个禁用迟滞和反馈电阻的选项；



图 4-51 DAC 稳定时间

4.2.3.2 比较器寄存器

4.2.3.2.1 比较器控制寄存器



图 4-52 比较器控制寄存器

表 4-46 比较器控制寄存器位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留位。
8	SYNCSEL	R/W	0h	同步选择位。在通过ETPWM/GPIO模块前比较器输出的同步选择。 0：比较器异步输出。 1：比较器同步输出。
7:3	QUALSEL	R/W	0h	比较器同步输出的限定周期。 0h：比较器的同步值通过。 1h：该模块的输入必须连续2个时钟保持一致，Qual模块的输出才会发生变化。 2h：块的输入必须连续3个时钟保持一致，合格块的输出才会发生变化。 ..... 1Fh：块的输入必须连续32个时钟一致，Qual块的输出才会发生变化。
2	CMPINV	R/W	0h	比较器反相选择位。 0：通过比较器输出。 1：通过比较器反相输出。
1	COMPSOURCE	R/W	0h	比较器反相输入的源选择位。 0：比较器反相输入连接到内部DAC。 1：比较器反相输入连接到外部引脚。
0	COMPDACEN	R/W	0h	比较器DAC使能。 0：比较器/DAC逻辑掉电。 1：比较器/DAC逻辑上电。

4.2.3.2.2 比较器状态寄存器



图 4-53 比较器状态寄存器

表 4-47 比较器状态寄存器位域描述

位域	位名	类型	初始值	描述
15:1	Reserved	R	0h	保留位。
0	COMPSTS	R	0h	比较器的逻辑锁存值。

4.2.3.2.3 DAC 控制寄存器



图 4-54 DAC 控制寄存器

表 4-48 DAC 控制寄存器位域描述

位域	位名	类型	初始值	描述
15:14	FREE:SOFT	R/W	0h	选择斜坡发生器在仿真暂停时的行为。 00：立即停止。 01：完成当前斜坡，在下一个PWMSYNC信号时停止。 10，11：自由运行。
13:5	Reserved	R	0h	保留位。
4:1	RAMPSOURCE	R/W	0h	斜坡发生器源同步选择。PWMSYNC源自HRPWM寄存器字段HRPCTL[PWMSYNCSEL] 。 0h：PWMSYNC1为源同步。 1h：PWMSYNC2为源同步。 2h：PWMSYNC3为源同步。 ..... n-1：PWMSYNCn为源同步。
0	DACSOURCE	R/W	0h	DAC源控制。选择DACVAL或斜坡发生器来控制DAC。 0：DAC由DACVAL控制。 1：由斜坡发生器控制DAC。

4.2.3.2.4 DAC 值寄存器

图 4-55 DAC 值寄存器

表 4-49 DAC 值寄存器位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留位。
9:0	DACVAL	R/W	0h	DAC数值位，比例输出DAC值0～1023（0～3FFh）。

4.2.3.2.5 斜坡发生器最大基准（有效）寄存器



图 4-56 斜坡发生器最大基准（有效）寄存器

表 4-50 斜坡发生器最大基准（有效）寄存器位域描述

位域	位名	类型	初始值	描述
15:0	RAMPMAXREFA	R	0h	下行斜坡发生器的16位最大参考有效值。 当接收到PWMSYNC信号时，这个值从RAMPMAXREF_SHDW加载。

4.2.3.2.6 斜坡发生器最大基准（影子）寄存器

图 4-57 斜坡发生器最大基准（影子）寄存器

表 4-51 斜坡发生器最大基准（影子）寄存器位域描述

位域	位名	类型	初始值	描述
15:0	RAMPMAXREFS	R/W	0h	下行斜坡生成器的16位最大参考影子值。

4.2.3.2.7 斜坡发生器最大基准减量值（有效）寄存器

图 4-58 斜坡发生器最大基准减量值（有效）寄存器

表 4-52 斜坡发生器最大基准减量值（有效）寄存器位域描述

位域	位名	类型	初始值	描述
15:0	RAMPDECVALA	R	0h	下行斜坡发生器的16位减量有效值。 当接收到PWMSYNC信号时，这个值从RAMPDECVAL_SHDW加载。

4.2.3.2.8 斜坡发生器最大基准减量值（影子）寄存器

图 4-59 斜坡发生器最大基准减量值（影子）寄存器

表 4-53 斜坡发生器最大基准减量值（影子）寄存器位域描述

位域	位名	类型	初始值	描述
15:0	RAMPDECVALAS	R/W	0h	下行斜坡发生器的16位减量影子值（0～FFFFh）。

4.2.3.2.9 斜坡发生器状态寄存器

图 4-60 斜坡发生器状态寄存器

表 4-54 斜坡发生器状态寄存器位域描述

位域	位名	类型	初始值	描述
15:0	RAMPDECVALAS	R/W	0h	下行斜坡发生器的16位值（0～FFFFh）。

4.2.4 可编程增益放大器（PGA）、运算放大器（OPA）

可编程增益放大器 (PGA) 和运算放大器（OPA）用于放大输入电压，以提高下游 ADC模块的有效分辨率。

对于需要外部独立放大器的许多传统控制应用，集成的 PGA、OPA 有助于降低其成本和设计工作量。通过片载集成可确保 PGA 、OPA 与下游 ADC 模块兼容。软件可选增益设置使 PGA 能够满足各种性能需求。OPA 可根据用户需求灵活定义放大倍数及输出共模电压。

使用PGA和OPA时需要注意，由于实际设计电阻值并非无穷大，因此需要注意板级寄生电阻对PGA、OPA放大倍数的影响。

该 PGA 具有以下特性：

- 五种可编程增益模式：2 倍、4 倍、8 倍、10倍、16 倍
- 由 V_{DDA} 和 V_{SSA} 进行内部供电
- 支持使用 PGA_GND 引脚进行开尔文接地连接

PGA 中的有源器件是一个嵌入式运算放大器，通过内部反馈电阻配置为同相放大器。这些内部反馈电阻值经过配对以产生软件可选的电压增益。

器件引脚上有2个PGA信号：

- PGA_IN是PGA运算放大器的正输入。施加到该引脚的信号将被PGA放大。
- PGA_GND是PGA_IN信号的开尔文接地基准。理想情况下，PGA_GND基准等于VSSA；但是，PGA可以容忍VSSA的小失调电压。
- PGA_OUT是运算放大器输出端的内部信号。它可由内部ADC模块进行采样和监控。图4-61所示为PGA方框图。



图 4-61 PGA 框图

使用 PGA 放大信号前需设置好 PGA 输出共模 V_{COM_OUT}，V_{COM_OUT} 计算公式为，假定 VP 与 VN 分别为 PGA_IN 端与 PGA_GND 端输入共模电压值，则有：

$$V_{COM_OUT} = [(V_P - V_N)/R_{GND}]*R_{OUT}+VP$$

PGA 同相放大倍数 AVP 计算公式为：

$$AVP = (R_{OUT}+R_{GND})/R_{GND}$$

当配置寄存器 0x7030h 改变 PGA 增益配置时，通过改变 R_{GND} 电阻值，从而改变 PGA 的放大倍数。R_{GND} 与 R_{OUT} 在 PGA 不同放大倍数下近似电阻值如表 4-55 所示。

表 4-55 PGA 内阻 R_{GND} 与 R_{OUT} 数值

PGA同相放大倍数	R_{GND}电阻值（kΩ）	R_{OUT}电阻值（kΩ）
2	50	50
4	50/3	50
8	50/7	50
10	50/9	50
16	50/15	50

4.2.4.1 PGA电气数据和时序

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
PGA 输出范围(1)		VSSA + 0.2		VDDA - 0.2	V
PGA GND 范围		-50		200	mV
最小 ADC S+H (增益 = 2、4、8、10)	稳定在 ±1 ADC LSB 精度范围内	160			ns
最小 ADC S+H (增益 = 16)	稳定在 ±2 ADC LSB 精度范围内	200			ns

(1) 这是PGA的线性输出范围。PGA可以输出此范围以外的电压，但电压将不呈线性。

4.2.4.2 PGA 特征

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
通用					
增益设置			2、4、8、10、16		
输入偏置电流			2		nA
短路电流			10		mA
满量程阶跃响应	稳定在 ±2 ADC LSB（12 位） 精度范 围内			450	ns
建立时间	增益开关			10	μs
压摆率		42		76	V/μs
上电时间				500	μs
直流特征(5)					
增益误差(1)	增益 = 2、4、8、10	–1		1	%
	增益：16	–1.5		1.5	%
增益温度系数			±0.004		%/C
失调误差(2)	以输入为基准	–1.5		1.5	mV
失调温度系数	以输入为基准		±5.5		μV/C
直流代码扩展			2.5		12b LSB
AC 特征					
带宽(3)	增益 = 2、4、8、10		10		MHz
	增益 = 16		7		MHz
THD(4)	直流		–78		dB
	高达 100 kHz		–70		dB
CMRR	直流		–60		dB
	高达 100 kHz		–50		dB
PSRR(4)	直流		–70		dB
	高达 100 kHz		–60		dB
噪声 PSD(4)	1kHz		200		nV/sqrt(Hz)
集成噪声（以输入为基准）(4)	3 Hz 至 30 MHz		100		μV

(1) 包括外部基准模式下的 ADC 增益误差。

(2) 包括外部基准模式下的 ADC 失调误差。

(3) 3dB 带宽。

(4) PGA 单独的性能。

(5) PGA 的 DNL/INL 在 ADC 的 DNL/INL 容差范围内，因此未单独显示。

4.2.4.3 PGA 典型特征图

图 4-62 所示为输入偏置电流与温度间的关系。

备注 对于图 4-62，需满足以下条件（除非另有说明）：

- T_A=30°C
- VDDA = 3V
- VDD = 1.2V



图 4-62 PGA 输入偏置电流与温度间的关系



图 4-63 OPA 框图

芯片内除了2个带内部反馈回路的PGA外，还内置一个3端口均引出的独立OPA，结构图如图4-16所示，该OPA通过OP1P（接OPA_IN+ 端）、OP1N（接OPA_IN- 端）引脚输入。通过B1_OP1OUT（接OPA_OUT 端）引脚输出，该端口同时为ADC的B1通道。

4.2.4.4 OPA电气数据和时序

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
OPA 输出范围(1)		VSSA + 0.2		VDDA - 0.2	V
OPA_IN- 范围		-50		200	mV
最小 ADC S+H（外部电路实现增益 = 2、4、8、10）	稳定在 ±1 ADC LSB 精度范围内	160			ns
最小 ADC S+H（外部电路实现增益 = 16）	稳定在 ±2 ADC LSB 精度范围内	200			ns

(1) 这是OPA的线性输出范围。OPA可以输出此范围以外的电压，但电压将不呈线性。

4.2.4.5 OPA 特征

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
通用					
输入偏置电流			2		nA
短路电流			10		mA
满量程阶跃响应	稳定在 ±2 LSB（12 位）精度范 围内			450	ns
压摆率	无负载电阻、电容	27		36	V/µs
上电时间				500	µs
直流特征(5)					
增益误差(1)		–1.5		1.5	%
增益温度系数			±0.004		%/C
失调误差(2)	以输入为基准	–1.5		1.5	mV
失调温度系数	以输入为基准		±5.5		µV/C
直流代码扩展			2.5		12b LSB
AC 特征					
THD(4)	直流		–78		dB
	高达 100 kHz		–70		dB
CMRR	直流		–60		dB
	高达 100 kHz		–50		dB
PSRR(4)	直流		–70		dB
	高达 100 kHz		–60		dB
噪声 PSD(4)	1kHz		200		nV/sqrt(Hz)
集成噪声（以输入为基准）(4)	3 Hz 至 30 MHz		100		µV

(1) OPA 单独的增益误差。
(2) OPA 单独的失调误差。
(3) 3dB 带宽。
(4) OPA 单独的性能。

4.2.4.6 OPA 典型特征图

图 4-64 所示为输入偏置电流与温度间的关系。

备注 对于图 4-64，需满足以下条件（除非另有说明）：

- T_A=30°C
- VDDA = 3V
- VDD = 1.2V



图 4-64 OPA 输入偏置电流与温度间的关系

4.2.4.7 OPA与PGA配置寄存器

1. OPA 与 PGA 配置寄存器 — 0x7030h

15	14	13	12	11	10	9	8
OPAEN	PGA1EN	PGA2EN	PGA3EN	保留	PGA1_GAIN2	PGA1_GAIN1	PGA1_GAIN0
WR_0	WR_0	WR_0	WR_0	WR_0	WR_0	WR_0	WR_0

7	6	5	4	3	2	1	0
保留	PGA2_GAIN2	PGA2_GAIN1	PGA2_GAIN0	保留	PGA3_GAIN2	PGA3_GAIN1	PGA3_GAIN0
WR_0	WR_0	WR_0	WR_0	WR_0	WR_0	WR_0	WR_0

注：R=可读，W=可写，C=清除，_0=复位值，_X=复位值不确定，S=只可被置位；

位15	OPAEN：OPA使能控制位； 0：关闭OPA，释放ADC的B1通道 1：打开运放
位14	PGA1EN：PGA1使能控制位； 0：关闭PGA1，释放ADC的A7通道 1：打开增益可编程运放PGA1
位13	PGA2EN：PGA2使能控制位； 0：关闭PGA2，释放ADC的A3道 1：打开增益可编程运放PGA2
位12	PGA3EN：PGA3使能控制位； 0：关闭PGA3，释放ADC的A0通道 1：打开增益可编程运放PGA3

位11	保留
位10~位8	PGA1_GAIN2~ PGA1_GAIN0：PGA1增益控制位； 111：保留 110：保留 101：保留 100：x16倍 011：x10倍 010：x8倍 001：x4倍 000：x2倍
位7	保留
位6~位4	PGA2_GAIN2~ PGA2_GAIN0：PGA2增益控制位； 111：保留 110：保留 101：保留 100：x16倍 011：x10倍 010：x8倍 001：x4倍 000：x2倍
位3	保留
位2~位0	PGA3_GAIN2~ PGA3_GAIN0：PGA3增益控制位； 111：保留 110：保留 101：保留 100：x16倍 011：x10倍 010：x8倍 001：x4倍 000：x2倍

表 4-56 PGA 放大倍数配置关系

PGAx_GAIN2	PGAx_GAIN1	PGAx_GAIN0	PGA 放大倍数
0	0	0	2
0	0	1	4
0	1	0	8
0	1	1	10
1	0	0	16

注：PGAx_GAIN 2、PGAx_GAIN 1、PGAx_GAIN 0 中 PGAx 代表 PGA3，PGA2，PGA1

4.3 同步串行通信接口 (SPI) 模块

该器件集成1个四引脚的同步串行通信接口 (SPI) 模块，SPI模块功能包括：

- 四个外部引脚：
  - SPISOMI：SPI 从输出/主输入引脚
  - SPISIMO：SPI 从输入/主输出引脚
  - $\overline{\text{SPISTE}}$：SPI 从发送使能引脚
  - SPICLK：SPI 时钟引脚
- 当不使用SPI模块时，这四个引脚可用作通用IO引脚。
- 两种运行模式：主模式和从模式
- 波特率：支持125种不同波特率

(1) 当SPIBRR=3 ~ 127

$$\text{Baud rate}=\frac{\text{LSPCLK}}{(\text{SPIBRR}+1)}$$

(2) 当SPIBRR=0~ 2

$$\text{Baud rate}=\frac{\text{LSPCLK}}{4}$$

- 数据字长度：1~16数据位
- 4种时钟模式：
  - 无相位延迟的下降沿：SPICLK高电平有效。SPI 在SPICLK的下降沿发送数据，在SPICLK的上升沿接收数据。
  - 带相位延迟的下降沿：SPICLK高电平有效。SPI 在SPICLK下降沿的前半周期发送数据，而在SPICLK的下降沿接收数据。
  - 无相位延迟的上升沿：SPICLK低电平无效。SPI 在SPICLK的上升沿上发送数据，而在SPICLK的下降沿接收数据。
  - 带相位延迟的上升沿：SPICLK低电平无效。SPI 在SPICLK下降沿前的半周期发送数据，而在SPICLK的上升沿接收数据。
- 同时接收和发送操作（发送功能可以软件禁用）

- 同时接收和发送操作可以通过中断或轮询方式来完成。
- 9 个SPI 模块控制寄存器：位于控制寄存器内，帧开始地址7040h。
- 1-16位数据，发送数据为左对齐，接收的数据为右对齐；
- 4 级发送/接收FIFO
- 延迟的发送控制
- 支持双向 3 线 SPI 模式

SPI 端口运行由表4-57中列出的寄存器配置和控制。

表 4-57 SPI 寄存器

名称	地址	大小（x16）	受 EALLOW 保护	说明(1)
SPICCR	0x00 7040	1	否	SPI 配置控制寄存器
SPICTL	0x00 7041	1	否	SPI 控制寄存器
SPISTS	0x00 7042	1	否	SPI 状态寄存器
SPIBRR	0x00 7044	1	否	SPI 波特率寄存器
SPIRXEMU	0x00 7046	1	否	SPI 接收仿真缓冲器寄存器
SPIRXBUF	0x00 7047	1	否	SPI 接收缓冲器寄存器
SPITXBUF	0x00 7048	1	否	SPI 发送缓冲器寄存器
SPIDAT	0x00 7049	1	否	SPI 串行数据寄存器
SPIFFTX	0x00 704A	1	否	SPI FIFO发送寄存器
SPIFFRX	0x00 704B	1	否	SPI FIFO接收寄存器
SPIFFCT	0x00 704C	1	否	SPI FIFO控制寄存器
SPIPRI	0x00 704F	1	否	SPI优先级寄存器

(1) 此表中的寄存器映射至外设帧 2。此空间只允许 16 位访问。32 位访问会产生未知结果。

图4-65为从模式下的 SPI 框图。



图 4-65 SPI 模块框图（从模式）

4.3.1 同步串行通信接口(SPI) 主模式时序

表4-58列出了主模式时序（时钟相位= 0），表4-59列出了主模式时序（时钟相位=1）。图4-66和图4-67显示了时序波形。

表 4-58 SPI 主模式外部时序（时钟相位= 0）(1) (2) (3) (4) (5)

编号			当 (SPIBRR+1) 为偶数或者 SPIBRR=0 或者2 时的SPI		当(SPIBRR+1) 为奇数并且SPIBRR>3 时的SPI		单位
			最小值	最大值	最小值	最大值	
1	$t_{c(SPC)M}$	周期时间，SPICLK	$4t_{c(LCO)}$	$128t_{c(LCO)}$	$5t_{c(LCO)}$	$127t_{c(LCO)}$	ns
2	$t_{w(SPCH)M}$	脉冲持续时间，SPICLK 高电平的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$	ns
	$t_{w(SPCL)M}$	脉冲持续时间，SPICLK 低电平的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$	
3	$t_{w(SPCL)M}$	脉冲持续时间，SPICLK 低电平的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$	ns
	$t_{w(SPCH)M}$	脉冲持续时间，SPICLK 高电平的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$	
4	$t_{d(SPCH-SIMO)M}$	延迟时间，SPICLK 高电平至 SPISIMO 有效的时间（时钟极性= 0）		10		10	ns
	$t_{d(SPCL-SIMO)M}$	延迟时间，SPICLK 低电平至 SPISIMO 有效的时间（时钟极性= 1）		10		10	
5	$t_{v(SPCL-SIMO)M}$	有效时间，SPICLK 低电平后，SPISIMO 数据有效的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10		ns
	$t_{v(SPCH-SIMO)M}$	有效时间，SPICLK 高电平之后，SPISIMO 数据有效的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10		
8	$t_{su(SOMI-SPCL)M}$	建立时间，SPISOMI 在 SPICLK 低电平之前的时间（时钟极性= 0）	26		26		ns
	$t_{su(SOMI-SPCH)M}$	建立时间，SPISOMI 在 SPICLK 高电平之前的时间（时钟极性= 1）	26		26		
9	$t_{v(SPCL-SOMI)M}$	有效时间，SPICLK 低电平之后 SPISOMI 数据有效的时间（时钟极性= 0）	$0.25t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10		ns
	$t_{v(SPCH-SOMI)M}$	有效时间，SPICLK 高电平之后 SPISOMI 数据有效的时间（时钟极性= 1）	$0.25t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10		

(1) 主模式/从模式位(SPICTL.2) 被设定，而时钟相位的位(SPICTL.3) 被清除。

(2) $t_{c(SPC)}$ = SPI 时钟周期时间= LSPCLK/4 或者LSPCLK/(SPIBRR + 1)

(3) 必须调整内部时钟预分频器，使SPI时钟限制在以下 SPI 时钟速率：

主模式发送最大值 15MHz，主模式接收最大值 10MHz

从模式发送最大值 10MHz，从模式接收最大值 10MHz。

(4) $t_{c(LCO)}$ = LSPCLK 周期时间

(5) 作为基准的SPICLK 信号的有效边沿由CLOCK POLARITY（时钟极性）位(SPICCR 6) 控制。



图 4-66 SPI 主模式外部时序（时钟相位= 0）

表 4-59 SPI 主模式外部时序（时钟相位= 1）(1) (2) (3) (4) (5)

编号			当(SPIBRR+1) 为偶数或者SPIBRR=0 或者2 时的SPI		当(SPIBRR+1) 为奇数并且SPIBRR>3 时的 SPI		单位
			最小值	最大值	最小值	最大值	
1	$t_{c(SPC)M}$	周期时间，SPICLK	$4t_{c(LCO)}$	$128t_{c(LCO)}$	$5t_{c(LCO)}$	$127t_{c(LCO)}$	ns
2	$t_{w(SPCH)M}$	脉冲持续时间，SPICLK 高电平的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$	ns
	$t_{w(SPCL)M}$	脉冲持续时间，SPICLK 低电平的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$-$0.5t_{c(LCO)}$	
3	$t_{w(SPCL)M}$	脉冲持续时间，SPICLK 低电平的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$	ns
	$t_{w(SPCH)M}$	脉冲持续时间，SPICLK 高电平的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10	$0.5t_{c(SPC)M}$	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$-10	$0.5t_{c(SPC)M}$+$0.5t_{c(LCO)}$	
6	$t_{su(SIMO-SPCH)M}$	建立时间，在SPICLK 高电平之前SPISIMO 数据有效的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		ns
	$t_{su(SIMO-SPCL)M}$	建立时间，在 SPICLK 低电平之前 SPISIMO 数据有效的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		
7	$t_{v(SPCH-SIMO)M}$	有效时间，SPICLK 高电平之后 SPISIMO 数据有效的时间（时钟极性= 0）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		ns
	$t_{v(SPCL-SIMO)M}$	有效时间，SPICLK 低电平后，SPISIMO 数据有效的时间（时钟极性= 1）	$0.5t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		
10	$t_{su(SOMI-SPCH)M}$	建立时间，SPISOMI 在 SPICLK 高电平之前的时间（时钟极性= 0）	26		26		ns
	$t_{su(SOMI-SPCL)M}$	建立时间，SPISOMI 在 SPICLK 低电平之前的时间（时钟极性= 1）	26		26		
11	$t_{v(SPCH-SOMI)M}$	有效时间，SPICLK 高电平之后 SPISOMI 数据有效的时间（时钟极性= 0）	$0.25t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		ns
	$t_{v(SPCL-SOMI)M}$	有效时间，SPICLK 低电平之后 SPISOMI 数据有效的时间（时钟极性= 1）	$0.25t_{c(SPC)M}$-10		$0.5t_{c(SPC)M}$-10		

(1) 主模式/从模式(SPICTL.2) 被设定，而时钟相位的位(SPICTL.3) 被清除。

(2) $t_{c(SPC)}$ = SPI 时钟周期时间= LSPCLK/4 或者LSPCLK/(SPIBRR + 1)

(3) 必须调整内部时钟预分频器，使SPI 时钟速度限制在下列 SPI 时钟速率上：

主模式发送最大值 15MHz，主模式接收最大值 10MHz

从模式发送最大值 10MHz，从模式接收最大值 10MHz。

(4) $t_{c(LCO)}$ = LSPCLK 周期时间

(5) 作为基准的SPICLK 信号的有效边沿由CLOCK POLARITY（时钟极性）位(SPICCR 6) 控制。



图 4-67 SPI 主模式外部时序（时钟相位= 1）

4.3.2 SPI 从模式时序

表4-60列出了从模式外部时序（时钟相位= 0），而表4-61列出了从模式（时钟相位= 1）、图4-68和图4-69显示了时序波形。

表 4-60 SPI 从模式外部时序（时钟相位= 0）(1) (2) (3) (4) (5)

编号		最小值	最大值	单位
1	$t_{c(SPC)S}$ 周期时间，SPICLK	$4t_{c(LCO)}$		ns
2	$t_{w(SPCH)S}$ 脉冲持续时间，SPICLK 高电平的时间（时钟极性= 0）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	ns
	$t_{w(SPCL)S}$ 脉冲持续时间，SPICLK 低电平的时间（时钟极性= 1）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	
3	$t_{w(SPCL)S}$ 脉冲持续时间，SPICLK 低电平的时间（时钟极性= 0）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	ns
	$t_{w(SPCH)S}$ 脉冲持续时间，SPICLK 高电平的时间（时钟极性= 1）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	
4	$t_{d(SPCH-SOMI)S}$ 延迟时间，SPICLK 高电平至 SPISOMI 有效的时间（时钟极性= 0）		21	ns
	$t_{d(SPCL-SOMI)S}$ 延迟时间，SPICLK 低电平至 SPISOMI 有效的时间（时钟极性= 1）		21	
5	$t_{v(SPCL-SOMI)S}$ 有效时间，SPICLK 低电平之后 SPISOMI 数据有效的时间（时钟极性= 0）	$0.75t_{c(SPC)S}$		ns
	$t_{v(SPCH-SOMI)S}$ 有效时间，SPICLK 高电平之后 SPISOMI 数据有效的时间（时钟极性= 1）	$0.75t_{c(SPC)S}$		
6	$t_{su(SIMO-SPCL)S}$ 建立时间，SPISIMO 在 SPICLK 低电平之前的时间（时钟极性= 0）	26		ns
	$t_{su(SIMO-SPCH)S}$ 建立时间，SPISIMO 在 SPICLK 高电平之前的时间（时钟极性= 1）	26		
7	$t_{v(SPCL-SIMO)S}$ 有效时间，SPICLK 低电平后，SPISIMO 数据有效的时间（时钟极性= 0）	$0.5t_{c(SPC)S}$-10		ns
	$t_{v(SPCH-SIMO)S}$ 有效时间，SPICLK 高电平之后 SPISIMO 数据有效的时间（时钟极性= 1）	$0.5t_{c(SPC)S}$-10		

(1) 主模式/从模式位(SPICTL.2) 被设定，而时钟相位的位(SPICTL.3) 被清除。

(2) $t_{c(SPC)}$ = SPI 时钟周期时间= LSPCLK/4 或者LSPCLK/(SPIBRR + 1)

(3) 必须调整内部时钟预分频器，使SPI 时钟速度限制在下列 SPI 时钟速率上:

主模式发送最大值 15MHz，主模式接收最大值 10MHz

从模式发送最大值 10MHz，从模式接收最大值 10MHz。

(4) $t_{c(LCO)}$ = LSPCLK 周期时间

(5) 作为基准的SPICLK 信号的有效边沿由CLOCK POLARITY（时钟极性）位(SPICCR. 6) 控制。



图 4-68 SPI 从模式外部时序（时钟相位= 0）

表 4-61 SPI 从模式外部时序（时钟相位= 1）(1) (2) (3) (4)

编号		最小值	最大值	单位
1	$t_{c(SPC)S}$ 周期时间，SPICLK	$8t_{c(LCO)}$		ns
2	$t_{w(SPCH)S}$ 脉冲持续时间，SPICLK 高电平的时间（时钟极性=0）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	ns
	$t_{w(SPCL)S}$ 脉冲持续时间，SPICLK 低电平的时间（时钟极性=1）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	
3	$t_{w(SPCL)S}$ 脉冲持续时间，SPICLK 低电平的时间（时钟极性=0）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	ns
	$t_{w(SPCH)S}$ 脉冲持续时间，SPICLK 高电平的时间（时钟极性=1）	$0.5t_{c(SPC)S}$-10	$0.5t_{c(SPC)S}$	
4	$t_{su(SOMI-SPCH)S}$ 建立时间，SPISOMI 在 SPICLK 高电平之前的时间（时钟极性=0）	$0.125t_{c(SPC)S}$		ns
	$t_{su(SOMI-SPCL)S}$ 建立时间，SPISOMI 在 SPICLK 低电平之前的时间（时钟极性=1）	$0.125t_{c(SPC)S}$		
5	$t_{v(SPCL-SOMI)S}$ 有效时间，SPICLK 低电平后 SPISOMI 数据有效的时间（时钟极性=1）	$0.75t_{c(SPC)S}$		ns
	$t_{v(SPCH-SOMI)S}$ 有效时间，SPICLK 高电平后 SPISOMI 数据有效时间（时钟极性= 0）	$0.75t_{c(SPC)S}$		
6	$t_{su(SIMO-SPCH)S}$ 建立时间，SPISIMO 在 SPICLK 高电平之前的时间（时钟极性=0）	26		ns
	$t_{su(SIMO-SPCL)S}$ 建立时间，SPISIMO 在 SPICLK 低电平之前的时间（时钟极性=1）	26		
7	$t_{v(SPCH-SIMO)S}$ 有效时间，SPICLK 高电平后 SPISIMO 数据有效的时间（时钟极性=0）	$0.5t_{c(SPC)S}$-10		ns
	$t_{v(SPCL-SIMO)S}$ 有效时间，SPICLK 低电平后，SPISIMO 数据有效的时间（时钟极性=1）	$0.5t_{c(SPC)S}$-10		

(1) 主模式/从模式位(SPICTL.2) 被设定，而时钟相位的位(SPICTL.3) 被清除。

(2) $t_{c(SPC)}$ = SPI 时钟周期时间= LSPCLK/4 或者LSPCLK/(SPIBRR + 1)

(3) 必须调整内部时钟预分频器，这样的话，SPI 时钟速度限制在下列 SPI 时钟速率上：

主模式发送最大值 15MHz，主模式接收最大值 10MHz

从模式发送最大值 10MHz，从模式接收最大值 10MHz。

(4) 作为基准的SPICLK 信号的有效边沿由CLOCK POLARITY（时钟极性）位(SPICCR. 6) 控制。



图 4-69 SPI 从模式外部时序（时钟相位= 1）

4.3.3 SPI 寄存器

SPI寄存器分为SPIA和SPIB，其中SPIA的首地址0x7040，SPIB的首地址0x7740。SPIA和SPIB的寄存器统称SPI寄存器，具体描述如下。

4.3.3.1 SPI配置控制寄存器（SPICCR）

SPI配置控制寄存器（SPICCR）用于配置SPI的初始状态、时钟极性及字符长度等，具体说明如下。



图 4-70 SPI 配置控制寄存器（SPICCR）

表 4-62 SPI 配置控制寄存器（SPICCR）位域描述

位域	位名	类型	初始值	描述
15:8	Resrved	R	0h	保留
7	SPISWRESET	R/W	0h	SPI软复位。

位域	位名	类型	初始值	描述
				用户在改变配置前，应该把该位清零，并在恢复操作前把该位置1。 0：初始化SPI操作标志位到复位条件。此时清除了接收过载标志位（RECEIVER OVERRUN Flag）（SPISIS.7）、SPI中断标志位（SPI INT Flag）（SPISTS.6）和发送缓存标志位（TXBUF FULL Flag）（SPISTS.5），SPI的其他位保持不变。若该模块用作主模块，则SPICLK信号的输出为无效电平。 1：准备发送或接收下一个字符。 如果该位位为0，则将该位置位时写入发送器的字符不会被移出，必须向串行数据寄存器写入新字符。
6	CLKPOLARITY	R/W	0h	时钟极性。 该位控制着SPICLK时钟信号的极性。该位和时钟相位位选择（CLK_PHASE）（SPICTL.3）共同控制着SPICLK引脚的4种时钟配置方案。 0：数据在上升沿输出、下降沿输入。当没有数据传送时，SPICLK为低电平。数据的输入、输出边沿取决于时钟相位位（CLOCK PHASE）（SPICTL.3）。 CLOCK PHASE=0：在SPICLK的上升沿输出数据，而在下降沿将输入数据锁存。 CLOCK PHASE=1：在SPICLK信号的第一个上升沿之前的半个周期和随后的下降沿输出数据，而在它的上升沿将输入数据锁存。 1：数据在下降沿输出、上升沿输入。当没有数据传送时，SPICLK为高电平。数据的输入、输出边沿取决于时钟相位位CLOCK PHASE（SPICTL.3）。 CLOCK PHASE=0：在SPICLK的下降沿输出数据，而在上升沿将输入数据锁存。 CLOCK PHASE=1：在SPICLK信号的第一个下降沿之前的半个周期和随后的上升沿输出数据，而在它的下降沿将输入数据锁存。
5	Resrved	R	0h	保留
4	SPILBK	R/W	0h	SPI回环模式选择。 回环模式在设备测试期间进行模块自检。此模式仅在SPI的主模式下有效。 0：SPI回环模式禁用。 1：SPI回环模式使能，SIMO/SOMI引脚在内部连接。
3:0	SPICHAR	R/W	0h	字符长度控制位3～0。 这4位的数值0～15加1就是在一个移位序列中作为一个字符被移入或移出的位数，即字符长度可以选择为1～16。 0：字长度1bit 1：字长度2bit 2：字长度3bit 3：字长度4bit 4：字长度5bit 5：字长度6bit 6：字长度7bit 7：字长度8bit 8：字长度9bit 9：字长度10bit 10：字长度11bit 11：字长度12bit 12：字长度13bit 13：字长度14bit 14：字长度15bit 15：字长度16bit

4.3.3.2 SPI控制寄存器（SPICTL）

SPI 控制寄存器（SPICTL）用于控制数据传送、中断产生、时钟SPICLK相位和操作模式，具体说明如下。



图 4-71 SPI 控制寄存器（SPICTL）

表 4-63 SPI 控制寄存器（SPICTL）位域描述

位域	位名	类型	初始值	描述
15:5	Resrved	R	0h	保留
4	OVERRUNINTENA	R/W	0h	过载中断使能。 当RECEIVEROVERRUN标志位（SPISTS.7）由硬件置位时，置位该位导致中断产生。由RECEIVEROVERRUN标志位和SPIINTFLAG位（SPISTS.6）产生的中断共用一个中断向量。 0：禁止RECEIVEROVERRUN标志位（SPISTS.7）中断。 1：允许RECEIVEROVERRUN标志位中断。
3	CLK_PHASE	R/W	0h	时钟相位选择。 该位控制SPICLK信号的相位。 CLOCK PHASE位和CLOCK POLARITY位形成了4种时钟配置方案。当工作于CLOCK PHASE为高时，无论使用何种串行外设接口模式（主或从），SPI都将在写入SPIDAT之后和SPICLK信号的第一个边沿之前得到数据的第一位。 0：普通SPI时钟配置，具体配置取决于时钟极性位（SPICTL.6）。 1：SPICLK信号延迟半个周期，其极性由时钟极性位（SPICTL.6）决定。
2	MASTER_SLAVE	R/W	0h	SPI主/从模式选择。 该位决定了SPI是网络主模块还是从模块。在复位初始化期间，SPI自动配置成从模块。 0：SPI配置成从模块。 1：SPI配置成主模块。
1	TALK	R/W	0h	主/从模式传输使能。 该位可以通过将串行数据输出置成高阻态来禁止数据数据传输（主或从）。若在发送期间该位被禁止，发送移位寄存器继续运行直到前面的字符全部移除。当该位被禁止时，SPI仍可以接收字符和更新状态标志位。该位由系统复位来清除。 0：禁止传输。在主模式下，若之前没被配置成通用I/O引脚，则引脚SPI SOMI将置成高阻态。在从模式下，若之前没有配置成通用I/O引脚，则引脚SPI SIMO将置成高阻态。 1：允许发送。
0	SPIINTENA	R/W	0h	SPI中断使能。 该位控制SPI产生中断的能力。该位不影响SPIINT FLAG位（SPISTS.6）。 0：中断禁用。 1：中断使能。

4.3.3.3 SPI状态寄存器（SPISTS）

SPI 状态寄存器（SPISTS）包含接收和发送缓冲器的状态位、中断标志位。具体说明如下。



图 4-72 SPI 状态寄存器（SPISTS）

表 4-64 SPI 状态寄存器（SPISTS）位域描述

位域	位名	类型	初始值	描述
15:8	Resrved	R	0h	保留
7	OVERRUN_FLAG	W1C	0h	SPI接收过载标志 此位是只读/清除标志。SPI硬件在从缓冲区读取前一个字符之前完成接收或发送操作时设置此位。该位以三种方式之一清除： -给这个位写1 -将0写入SPI SW RESET（SPICCR.7） -系统复位 如果设置了过载中断使能位（SPICTL.4），SPI在第一次设置该位标志位时只请求一次中断。如果已经设置了此标志位，后续的溢出将不会请求额外的中断。这意味着，为了允许新的溢出中断请求，用户必须在每次发生溢出情况时通过向SPISTS.7写入1来清除此标志位。换言之，如果中断服务例程未清除该位，则退出中断服务例程时，不会立即重新输入另一个超限中断。 0：未发生接收超限情况。 1：最后接收到的字符已被覆盖，因此丢失（当SPIRXBUF在用户应用程序读取前一个字符之前被SPI模块覆盖时）。 写入“1”将清除此位。在中断服务例程期间，应清除该位，因为该位和SPI中标志位（SPISTS.6）作为同一中断信号输出。
6	INT_FLAG	RC	0h	SPI中断标志。 当SPI发送或接收完最后一位数据时，该位置1，同时收到的字符被放置在接收缓冲器中。如果SPI中使能位（SPICTL.0）已被置位，则该标志将产生中断请求。此位通过以下三种方式之一清除： -读取SPIRXBUF -将0写入SPI SW RESET（SPICCR.7） -系统复位 注意：如果启用FIFO模式，则不应使用此位。将接收到的字从SPIRXBUF复制到接收FIFO的内部过程将清除此位。使用FIFO状态或FIFO中断位实现类似功能。 0：无中断请求。 1：有中断请求。
5	BUFFULL_FLAG	R	0h	发送缓冲器满标志位。 当向SPITXBUF寄存器写入数据时，将该位置1。当SPIDAT寄存器中的前一个数据移出后，SPITXBUF寄存器中的数据就自动移入到SPIDAT寄存器中，同时将该位清零。 0：发送缓冲器未满。 1：发送缓冲器已满。
4:0	Resrved	R	0h	保留

4.3.3.4 SPI波特率寄存器（SPIBRR）

SPI波特率寄存器（SPIBRR）包含波特率输出控制。

图 4-73 SPI 波特率寄存器（SPIBRR）

表 4-65 SPI 波特率寄存器（SPIBRR）位域描述

位域	位名	类型	初始值	描述
15:7	Resrved	R	0h	保留
6:0	SPI_BIT_RATE	R/W	0h	SPI波特率控制 如果SPI是主机模式，则这些比特决定比特传输速率。可以选择125种数据传输速率（每种速率都是CPU时钟LSPCLK的函数）。每个SPICLK周期移位一个数据位。（SPICLK是SPICLK引脚上的波特率时钟输出） 如果SPI是从机模式，则模块在SPICLK引脚上从网络主机接收时钟。因此，这些位对SPICLK信号没有影响。主输入时钟的频率不应超过从SPI的LSPCLK信号除以4。 在主模式下，SPI时钟由SPI模块内部生成，并在引脚SPICLK输出。SPI波特率由以下公式确定： 对于SPIBRR=3至127：SPI波特率=LSPCLK/（SPIBRR+1） 对于SPIBRR=0、1或2：SPI波特率=LSPCLK/4 3h：SPI波特率=LSPCLK/4 4h：SPI波特率=LSPCLK/5 7Eh：SPI波特率=LSPCLK/127 7Fh：SPI波特率=LSPCLK/128

4.3.3.5 SPI接收仿真缓冲寄存器（SPIRXEMU）

SPIRXEMU包含接收到的数据。读取SPIRXEMU不会清除SPISTS的SPI INT FLAG位。这不是一个真正的寄存器，而是一个阴影寄存器，具体说明如下。



图 4-74 SPI 接收仿真缓冲寄存器 （SPIRXEMU）

表 4-66 SPI 接收仿真缓冲寄存器 （SPIRXEMU）位域描述

位域	位名	类型	初始值	描述
15:0	ERXBn	R	0h	接收数据仿真缓冲 存放接收数据，SPIRXEMU的功能几乎与SPIRXBUF相同，该寄存器是影子寄存器，在仿真操作时读取该寄存器的值，但不清除SPIINTFLAG位（SPISTS.6）。 一旦SPIDAT接收到完整的数据，该数据将被传输到SPIRXEMU和SPIRXBUF寄存器中，在那里可以读取。同时设置SPIINTFLAG。 该影子寄存器是为了支持仿真。读取SPIRXBUF会清除SPIINTFLAG位（SPISTS.6）。在仿真器的正常操作中，读取控制寄存器以在显示屏上不断更新这些寄存器的内容。该寄存器使仿真器能够读取此寄存器并正确更新显示屏上的内容。 读取SPIRXEMU不会清除SPIINTFLAG位，但读取SPIRXBUF会清除此标志。换句话说，SPIRXEMU使仿真器能够更准确地模拟SPI的真实操作。 建议您在正常仿真器运行模式下查看SPIRXEMU。

4.3.3.6 SPI接收缓冲寄存器（SPIRXBUF）

SPIRXBUF包含接收到的数据，具体说明如下。



图 4-75 SPI 接收缓冲寄存器（SPIRXBUF）

表 4-67 SPI 接收缓冲寄存器（SPIRXBUF）位域描述

位域	位名	类型	初始值	描述
15:0	RXBn	R	0h	接收数据缓冲 一旦SPIDAT收到完整的数据，就将该数据传送到SPIRXBUF寄存器中，读取该寄存器的值，则清除SPIINTFLAG位（SPISTS.6）。由于数据首先被移到SPI的最高有效位中，所以寄存器SPIRXBUF中的数据采用右对齐方式存储。

4.3.3.7 SPI发送缓冲寄存器（SPITXBUF）

SPI发送缓冲寄存器（SPITXBUF），具体说明如下。



图 4-76 SPI 发送缓冲寄存器（SPITXBUF）

表 4-68 SPI 发送缓冲寄存器（SPITXBUF）位域描述

位域	位名	类型	初始值	描述
15:0	TXBn	R/W	0h	发送数据缓冲 该寄存器存储要传输的下一个要发送的数据。当前数据的传输完成后，如果TXBUFFULL标志位置位，则该寄存器的内容将自动传输到SPIDAT，并清除TXBUFFULL标志。

4.3.3.8 SPI串行数据寄存器（SPIDAT）

SPI串行数据寄存器（SPIDAT），具体说明如下。



图 4-77 SPI 串行数据寄存器（SPIDAT）

表 4-69 SPI 串行数据寄存器（SPIDAT）位域描述

位域	位名	类型	初始值	描述
15:0	SDATn	R/W	0h	发送/接收串行数据移位寄存器 写入SPIDAT的数据在连续的SPICLK周期中被移出。每左移出一个最高位（MSB），就会有一位被移入到该寄存器的最低有效位（LSB）。 写入SPIDAT的操作可以执行两种功能： -如果TALK位（SPICTL.1）被设置，它将提供要在串行输出引脚上

位域	位名	类型	初始值	描述
				输出的数据。 -当SPI作为主机运行时，会启动数据传输。 启动传输时，时钟方式由时钟极性位（SPICCR.6）和时钟相位位（SPICTL.3）配置。 在主模式下，将虚拟数据写入SPIDAT将启动一个接收机序列。由于对于小于16位的字符，数据没有硬件支持，因此传输数据必须以左对齐格式写入，接收的数据必须以右对齐格式读取。

4.3.3.9 SPI FIFO发送寄存器（SPIFFTX）

SPI FIFO发送寄存器（SPIFFTX），具体说明如下。



图 4-78 SPI FIFO 发送寄存器（SPIFFTX）

表 4-70 SPI FIFO 发送寄存器（SPIFFTX）位域描述

位域	位名	类型	初始值	描述
15	SPIRST	R/W	1h	SPI复位。 0h：写0复位SPI发送和接收通道。SPI FIFO寄存器的配置位保持不变。 1h：SPI FIFO可以恢复发送或接收。对SPI寄存器位没有影响。
14	SPIFFENA	R/W	0h	SPI FIFO增强功能使能位 0：SPI FIFO增强功能禁用 1：SPI FIFO增强功能使能
13	TXFIFO	R/W	1h	TX FIFO复位位 0：写入0，将FIFO指针重置为零，并保持重置。 1：重新使能FIFO发送。
12:8	TXFFST	R	0h	FIFO传输状态 0h：发送FIFO为空。 1h：发送FIFO内部剩余1个字。 2h：发送FIFO内部剩余2个字。 3h：发送FIFO内部剩余3个字。 4h：发送FIFO内部剩余4个字。 1Fh：保留
7	TXFFINT	R	0h	TX FIFO中断状态 0：标志无TX FIFO中断 1：标志产生TX FIFO中断
6	TXFFINTCLR	W	0h	TX FIFO中断清除 0：写0无效，读返回0。 1：写1清除SPIFFTX.TXFFINT标志位。
5	TXFFIENA	R/W	0h	TX FIFO中断使能 0：禁用基于TXFFIL匹配（小于或等于）的TX FIFO中断 1：使能基于TXFFIL匹配（小于或等于）的TX FIFO中断
4:0	TXFFIL	R/W	0h	FIFO传输中断控制 当FIFO状态位（TXFFST4-0）和FIFO级别位（TXFFIL4-0）匹配（小于或等于）时，发送FIFO将产生中断。 0h：当TX缓冲器中没有剩余字时，生成TX FIFO中断请求。 1h：当TX缓冲器中剩余1个字或没有字时，生成TX FIFO中断请求。 2h：当TX缓冲器中剩余2个字或更少时，生成TX FIFO中断请求。 3h：当TX缓冲器中剩余3个字或更少时，生成TX FIFO中断请求。 4h：当TX缓冲器中剩余4个字或更少时，生成TX FIFO中断请求。 1Fh：保留。

4.3.3.10 SPI FIFO接收寄存器（SPIFFRX）

SPI FIFO接收寄存器（SPIFFRX），具体说明如下。

15	14	13	12	8
RXFFOVF	RXFFOVFCLR	RXFIFORESET	RXFFST	
R-0h	W-0h	R/W-1h	R-0h	
7	6	5	4	0
RXFFINT	RXFFINTCLR	RXFFIENA	RXFFIL	
R-0h	W-0h	R/W-0h	R/W-1Fh	

图 4-79 SPI FIFO 接收寄存器（SPIFFRX）

表 4-71 SPI FIFO 接收寄存器（SPIFFRX）位域描述

位域	位名	类型	初始值	描述
15	RXFFOVF	R	0h	接收溢出标志 0：接收FIFO未溢出。 1：接收FIFO已溢出。FIFO已接收到4个以上的字，第一个接收到的字丢失。
14	RXFFOVFCLR	W	0h	接收溢出清除 0：写0无效，读返回0。 1：写1，清除SPIFFRX[RXFFFF]。
13	RXFIFORESET	R/W	1h	接收FIFO复位 0：写入0将FIFO指针重置为零，并保持重置。 1：重新启用接收FIFO操作
12:8	RXFFST	R	0h	接收FIFO状态 0h：接收FIFO为空。 1h：接收FIFO内部剩余1个字。 2h：接收FIFO内部剩余2个字。 3h：接收FIFO内部剩余3个字。 4h：接收FIFO内部剩余4个字。 1Fh：保留
7	RXFFINT	R	0h	接收FIFO中断状态 0：未产生接收FIFO中断。 1：产生接收FIFO中断。
6	RXFFINTCLR	W	0h	接收FIFO中断清除。 0：写0无效，读返回0。 1：写1清除SPIFFRX.RXFINT标志。
5	RXFFIENA	R/W	0h	RX FIFO中断使能。 0：禁用基于RXFFIL匹配（大于或等于）的RX FIFO中断。 1：使能基于RXFFIL匹配（大于或等于）的RX FIFO中断。
4:0	RXFFIL	R/W	1Fh	接收FIFO中断控制位。 当FIFO状态位（RXFFST4-0）大于或等于FIFO电平位（RXFF IL4-0）时，接收FIFO生成中断。重置后这些位的默认值为11111。 这避免了重置后频繁的中断，因为接收FIFO在大多数时候都是空的。 0：当RX缓冲器中有0个或更多字时，产生RX FIFO中断。 1：当RX缓冲器中有1个或多个字时，产生RX FIFO中断。 2：当RX缓冲器中有2个或更多字时，产生RX FIFO中断。 3：当RX缓冲器中有3个或更多字时，产生RX FIFO中断。 4：当RX缓冲器中有4个字时，产生RX FIFO中断请求。 1F：保留。

4.3.3.11 SPI FIFO控制寄存器（SPIFFCT）

SPI FIFO控制寄存器（SPIFFCT），具体说明如下。



图 4-80 SPI FIFO 控制寄存器（SPIFFCT）

表 4-72 SPI FIFO 控制寄存器（SPIFFCT）位域描述

位域	位名	类型	初始值	描述
15:8	Resrved	R	0h	保留
7:0	TXDLY	R/W	0h	FIFO发送延迟位 该位域定义了从FIFO传输缓冲器到传输移位寄存器的每次传输之间的延迟。延迟周期以SPI串行时钟周期作为单位。 8位寄存器可以定义0~255个串行时钟周期延迟。 在FIFO模式下，只有在移位寄存器完成最后一位的移位后，才填充移位寄存器和FIFO之间的缓冲区（TXBUF）。这就要求在发送的数据流之间要有延时。 在FIFO模式下，TXBUF不应被视为一个额外的缓冲级别。 0h：在完成前一个字的传输后，TXFIFO缓冲器中的下一个字立即被传输到SPITXBUF。 1h：在完成前一个字的传输后，TXFIFO缓冲器中的下一个字被传输到SPITXBUF1串行时钟周期。 2h：在完成前一个字的传输后，TXFIFO缓冲器中的下一个字被传输到SPITXBUF2个串行时钟周期。 FFh：在完成前一个字的传输后，TXFIFO缓冲器中的下一个字被传输到SPITXBUF255个串行时钟周期。

4.3.3.12 SPI优先级控制寄存器（SPIPRI）

SPI优先级控制寄存器（SPIPRI），具体说明如下。



图 4-81 优先级控制寄存器（SPIPRI）

表 4-73 优先级控制寄存器（SPIPRI）位域描述

位域	位名	类型	初始值	描述
15:6	Resrved	R	0h	保留
5	SOFT	R/W	0h	仿真软件运行 此位仅在FREE位为0时有效。 0：在传输过程中，仿真挂起时（SOFT=1→0、FREE=0），则传输数据流中途停止。一旦仿真挂起在没有系统重置的情况下被取消激活（SOFT=0→1、FREE=0），DATBUF中未被传输的数据流将被继续移位。

位域	位名	类型	初始值	描述
				示例：如果SPIDAT移位了8位中的3位，则通信将在那里停止。但是，如果稍后在不重置SPI的情况下（SOFT=0、FREE=1）取消TSUSPEND，SPI将从停止的位置开始传输（在这种情况下为第四位），并从该点开始传输8位。 1：如果仿真暂停发生在传输开始之前（即，在第一个SPICLK脉冲之前），则传输将不会发生。如果仿真挂起发生在传输开始后，则数据将被移出以完成。传输开始的时间取决于所使用的波特率。 标准SPI模式：在传输移位寄存器和缓冲区中的字后停止。也就是说，在TXBUF和SPIDAT为空之后。 在FIFO模式下：在传输移位寄存器和缓冲区中的字后停止。也就是说，在TXFIFO和SPIDAT为空之后
4	FREE	R/W	0h	仿真自由运行 该位决定了当发生仿真挂起时（例如，当调试器遇到断点时）的功能，自由运行模式，或者如果处于停止模式，它可以立即停止或在当前操作（当前接收/传输序列）完成时停止。 0：通过SOFT位选择仿真模式，SOFT=0，立即停止；SOFT=1，在当前的接收或发送完成之后停止。 1：自由运行，与SOFT位无关，继续SPI操作。
3:2	Resrved	R	0h	保留
1	STEINV	R/W	0h	SPISTEn信号反转 在具有2个SPI模块的设备上，反转其中一个模块上的SPISTE信号可以使设备接收左右声道数字音频数据。 0：SPISTEn处于低电平（正常） 1：SPISTE处于高电平（反转）
0	TRIWIRE	R/W	0h	SPI 3线模式启用 0：正常4线SPI模式。 1：启用3线SPI模式。未使用的引脚变为GPIO引脚。 在主机模式下，SPI SIMO引脚成为SPI MOMI（主机接收和发送）引脚，SPISOMI可自由用于非SPI使用。 在从机模式下，SPISOMI引脚变为SPISISO（从机接收和发送）引脚，SPISIMO可自由用于非SPI使用。

4.4 本地互连网络 (LIN)

- ADM32F036A3Q 包含一个 LIN 控制器+LIN 收发器。LIN 控制器通过三个内部引脚：LINRX（GPIO15）、LINTX(GPIO14)和 SCL(GPIO29)连接至 LIN 收发器。LIN 标准基于 SCI (UART) 串行数据格式。LIN 模块也可配置为作为 SCI 运行。LIN 模块具有以下特性：
- 兼容 2.2 协议
- 多缓冲接收和发送单元
- 用于信息过滤的识别掩码
- 自动主器件头文件生成
  - 可编程同步中断域
  - 同步域
  - 标识符域
- 从器件自动同步
  - 同步中断检测
  - 可选波特率更新
  - 同步验证
- 带有 7 个分数位的 2^{31}个可编程传输速率
- 从收发器 LINRX 显性电平唤醒
- 自动唤醒支持
  - 唤醒信号生成
  - 唤醒信号超期时间
- 自动总线闲置检测
- 错误检测
  - 位错误
  - 总线错误

- 无响应错误
- 校验和错误
- 同步域错误
- 奇偶校验错误

- 2 个具有优先级编码的中断：
  - 接收
  - 发送
  - ID，错误和状态

表 4-88 为 LIN 寄存器。

表 4-88 LIN-A 寄存器(1)

名称	地址	大小（x16）	说明
SCIGCR0	0x6C00	2	全局控制寄存器 0
SCIGCR1	0x6C02	2	全局控制寄存器 1
SCIGCR2	0x6C04	2	全局控制寄存器 2
SCISETINT	0x6C06	2	中断使能寄存器
SCICLEARINT	0x6C08	2	中断禁用寄存器
SCISETINTLVL	0x6C0A	2	设置中断级别寄存器
SCICLEARINTLVL	0x6C0C	2	清除中断级别寄存器
SCIFLR	0x6C0E	2	标志寄存器
SCIINTVECT0	0x6C10	2	中断向量偏移寄存器 0
SCIINTVECT1	0x6C12	2	中断向量偏移寄存器 1
SCIFORMAT	0x6C14	2	长度控制寄存器
BRSR	0x6C16	2	波特率选择寄存器
SCIED	0x6C18	2	仿真缓冲寄存器
SCIRD	0x6C1A	2	接收器数据缓冲寄存器
SCITD	0x6C1C	2	发送数据缓冲寄存器
保留	0x6C1E	4	RSVD
SIPIO2	0x6C22	2	引脚控制寄存器 2
保留	0x6C24	10	RSVD
LINCOMP	0x6C30	2	比较寄存器
LINRD0	0x6C32	2	接收数据寄存器 0
LINRD1	0x6C34	2	接收数据寄存器 1
LINMASK	0x6C36	2	接收屏蔽寄存器
LINID	0x6C38	2	寄存器包含 ID 字节，ID 从任务字节和接收到的 ID域。
LINTD0	0x6C3A	2	发送数据寄存器 0
LINTD1	0x6C3C	2	发送数据寄存器 1
MBRSR	0x6C3E	2	波特率选择寄存器
保留	0x6C40	8	RSVD
IODFTCTRL	0x6C48	2	用于 BLIN 的 IODFT

(1) 一些寄存器和其它寄存器中的一些位是受 EALLOW 保护的。

图 4-96 所示为 LIN 模块框图。



图 4-96 LIN 框图

4.4.1 工作模式

如图 4-97 所示，LIN 通信主要有四种工作模式：上电模式、待机模式、正常模式和休眠模式。而在上电模式、待机模式、正常模式中预驱模块都处于正常状态，当芯片进入休眠模式时，预驱模块才会进入休眠。DSP LIN 控制器与 LIN 收发器内部对应关系：

DSP(LIN 控制器)	LIN 收发器
GPIO15	LINRXD
GPIO14	LINTXD
GPIO29	SCL



图 4-97 芯片状态转换图

(1) 上电模式

芯片上电时，LIN模块发送唤醒信号，待VDDIO建立后，芯片进入待机模式。当发生UVLO1或TSD故障时，芯片将退出其他模式，返回上电模式；当退出UVLO1或TSD故障后，芯片上电模式跳转至待机模式。

(2) 待机模式

芯片可通过其他三种工作模式切换进入待机模式，在待机模式下预驱模块处于正常状态，LIN收发器被关断，总线远程唤醒功能被使能（以LIN_RXD=0作为唤醒标志）。

当芯片处于休眠模式时，可通过总线远程唤醒进入待机模式，远程唤醒时序如图4-98所示。

(3) 正常模式

正常上电启动后芯片先进入待机模式，在SCL=1的条件下将LIN_EN拉高则芯片由待机模式切换至正常模式；若芯片处于休眠模式，则将LIN_EN拉高后可切换至正常模式。（SCL为欠压复位标志，DSP可配置GPIO29引脚作为输入用于检测欠压复位状态）

在正常模式下，预驱模块正常工作，LIN收发器开启，芯片可正常通过LIN总线发送和接收数据。此时微控制器可通过LIN_TXD输入引脚将数据发送至LIN总线，实现低压逻辑电平信号转换成高压VM（电源）电平信号（高电平代表隐性，低电平代表显性），并进行总线波形整形以抑制电磁发射(EME)。同时，总线上的信号可被LIN引脚接收并通过LIN接收器输出至LIN_RXD引脚，转换成可供外部微控制器处理的低压逻辑电平数据。

(4) 休眠模式

该模式是芯片功耗最低的模式，此时VDDIO、AVDD、电荷泵、三相桥关闭（高侧栅极引脚GHx被内部电阻拉到输出节点SHx，低侧栅极引脚GLx被拉到地。当未施加VM电压时，在电源开启时间(t_{on})内，使用GHx和SHx引脚与GLx和COM引脚之间的弱下拉电阻禁用输出）；LIN收发器被关闭，SCL被强制拉低，可通过LIN总线对其进行远程唤醒。

如图4-97所示，休眠模式只能在正常模式下切换进入。正常模式下，EN由1变为0，且TXD为0，芯片进入休眠模式，此时预驱模块休眠，LIN模块休眠。在休眠模式下，电荷泵禁用，三相桥FET禁用为Hi-z状态，AVDD和VDDIO关闭（如图4-26所示）。

在预驱模块进入休眠模式之前，在LIN模块传输的休眠信号的下降沿之后必须经过$t_{(SLEEP)}$时间，如果变高，预驱模块会自动退出休眠模式。唤醒后，输出状态改变之前必须经过$t_{(WAKE)}$时间。

(5) 正常至休眠/待机模式的状态切换

如图4-98所示，当LIN_EN拉低后芯片先将LIN_TXD至LIN的传输路径阻断，等待$t_{msel(min)}$时长后进入模式切换窗口，此时若LIN_TXD=1则进入待机模式，若LIN_TXD=0则进入休眠模式。LIN_EN拉低后总的模式切换时间为$t_{msel(max)}$。



图4-98 正常至待机/休眠跳转时序图

4.4.2 远程唤醒

LIN引脚的远程唤醒：当LIN引脚通过一个下降沿拉低至低电平后，下一时刻出现一个上升沿，且该上升沿与前一时刻下降沿之间的低电平维持时间大于$t_{wake(busdom)min}$，则该过程被视为一个有效的远程唤醒（如图4-99所示）。发生远程唤醒后LIN_RXD被置为低电平以表示唤醒标志。

4.4.3 显性超时功能

如果LIN_TXD引脚因硬件和（或）软件应用故障而被强制为永久低电平时，内置的LIN_TXD显性超时定时器电路可防止总线线路被驱动至永久显性状态（阻塞所有网络通信）。定时器由LIN_TXD引脚上的下降沿触发。如果LIN_TXD引脚上的低电平维持时间超过内部定时器时间($t_{to(dom)\ LIN_TXD}$)，发

送器将被禁用，驱动总线进入隐性状态。定时器通过LIN_TXD引脚上的上升沿复位。可通过IIC配置寄存器关闭该功能。

4.4.4 失效安全特性

- LIN_TXD引脚内部上拉至VDDIO，以确保当LIN_TXD引脚出现虚焊或微控制器引脚出现浮空状态时仍能保持总线的隐性电平状态。
- 总线驱动器输出级限流，以防止总线短路至LIN_VBAT时烧毁驱动器或功能性影响。
- 掉电掉地情况对总线端口无影响，总线端口无反向电流。
- 在LIN_EN或SCL为低电平情况下，LIN驱动器将自动关闭。
- 切换到正常模式后，只有在检测到TXD出现高电平时LIN驱动器才会被使能。



图4-99 远程唤醒时序图

4.4.5 LIN模块电气特性

LIN_EN 引脚

参数		测试条件	MIN	TYP	MAX	单位
Vth(sw)	输入阈值电压		0.8	-	2	V
Rpd	下拉电阻		50	130	400	kΩ

LIN 引脚

参数		测试条件	MIN	TYP	MAX	单位
I_{BUS_LIM}	驱动器显性	V_{LIN_TXD}=0V;	40	-	120	mA

	限流	V_{LIN}=V_{VM}=18V				
$I_{BUS_PAS_rec}$	接收器隐性输入漏电流	V_{LIN_TXD}=V_{VDDIO}; V_{LIN}=18V; V_{VM}=5.5V	-	-	20	μA
$I_{BUS_PAS_dom}$	接收器显性输入漏电流	正常模式 V_{LIN_TXD}=V_{VDDIO}; V_{LIN}=0V; V_{VM}=12V	-1000	-	-	μA
$I_{L(log)}$	总线对地漏电流	V_{VM}=18V; V_{LIN}=0V	-1000	-	10	μA
$I_{L(lob)}$	总线对电源漏电流	V_{VM}=0V; V_{LIN}=18V	-	-	20	μA
$V_{th(dom)RX}$	接收器显性翻转阈值电压	V_{VM}=5.5V~18V	-	-	0.4VM	V
$V_{th(rec)RX}$	接收器隐性翻转阈值电压	V_{VM}=5.5V~18V	0.6VM	-	-	V
$V_{th(RX)cntr}$	接收器中心翻转阈值电压	V_{VM}=5.5V~18V $V_{th(hys)RX}$=$V_{th(rec)RX}$-$V_{th(dom)RX}$	0.475VM	0.5VM	0.525VM	V
$V_{th(hys)RX}$	接收器迟滞阈值电压	V_{VM}=5.5V~18V $V_{th(hys)RX}$=$V_{th(rec)RX}$-$V_{th(dom)RX}$	-	-	0.175VM	V
R_{slave}	从机电阻	LIN 和 VM 之间的等效电阻;V_{LIN}=0V; V_{VM}=12V	20	30	60	kΩ
C_{LIN}	LIN 引脚等效电容		-	-	30	pF
$V_{o(dom)}$	显性输出电压	正常模式; V_{LIN}=0V; V_{VM}=7V	-	-	1.4	V
		正常模式; V_{LIN}=0V; V_{VM} =18V	-	-	2	V

LIN 开关特性

参数`	测试条件	MIN	TYP	MAX	单位
占空比					
占空比1 δ1[1][2]	$V_{th(rec)(max)}$=0.744×V_{VM}; $V_{th(dom)(max)}$=0.581×V_{VM}; t_{bit}=50μs; V_{VM}=7V~18V	0.396			

参数`	测试条件	MIN	TYP	MAX	单位
	图4-27				
	$V_{th(rec)(max)}$=0.76×V_{VM}; $V_{th(dom)(max)}$=0.593× V_{VM}; t_{bit}=50μs; V_{VM}=5.5V~7V 图4-27	0.396			
占空比2 δ2[3][4]	$V_{th(rec)(min)}$=0.422×V_{VM}; $V_{th(dom)(min)}$=0.284× V_{VM}; t_{bit}=50μs; V_{VM}=7.6V~18V 图4-27			0.581	
	$V_{th(rec)(min)}$=0.41×V_{VM}; $V_{th(dom)(min)}$=0.275× V_{VM}; t_{bit}=50μs; V_{VM}=6.1V~7.6V 图4-27			0.581	
占空比3 δ3[1][2]	$V_{th(rec)(max)}$=0.778×V_{VM}; $V_{th(dom)(max)}$=0.616× V_{VM}; t_{bit}=96μs; V_{VM}=7V~18V 图5-1;图5-3	0.417			
	$V_{th(rec)(max)}$=0.797×V_{VM}; $V_{th(dom)(max)}$=0.630× V_{VM}; t_{bit}=96μs; V_{VM}=5.5V~7V 图4-27	0.417			
占空比4 δ4[2][3]	$V_{th(rec)(min)}$=0.389×V_{VM}; $V_{th(dom)(min)}$=0.251× V_{VM}; t_{bit}=96μs; V_{VM}=7.6V~18V 图4-27			0.590	
	$V_{th(rec)(min)}$=0.378×V_{VM}; $V_{th(dom)(min)}$=0.242× V_{VM}; t_{bit}=96μs; V_{VM}=6.1V~7.6V 图4-27			0.590	

参数`	测试条件	MIN	TYP	MAX	单位
时序特性					
接收器传播延时 $t_{PD(RX)}$	C_{LIN_RXD} = 20 pF			6	μs
接收器传播延时对称性 $t_{PD(RX)sym}$	C_{LIN_RXD} = 20 pF	-2		2	μs
总线显性唤醒时间 $t_{wake(busdom)min}$	休眠模式	30	100	150	μs
LIN_TXD显性超时时间 $t_{to(dom)LIN_TXD}$	V_{LIN_TXD}=0V	6	-	20	ms
模式切换时间t_{msel}		3	-	40	μs
复位时间	t_{rst}	2	-	-	ms

（如无另外说明，5.5V≤V_{VM}≤28V，-40℃≤Tj≤150℃，典型值在 V_{VM} =13V，温度=25℃情况下。）

[1]δ1,δ3=$t_{bus(res)(min)}$/(2*t_{bit})；

[2]总线负载情况：(1) C_L=1nF,R_L=1kΩ;(2) C_L=6.8nF,R_L=660Ω;(3) C_L=10nF,R_L=500Ω；

[3]δ2,δ4=$t_{bus(res)(max)}$/(2*t_{bit})；

4.4.6 LIN寄存器描述

本章包含寄存器和位的描述。

4.4.6.1 全局控制寄存器0（SCIGCR0）

SCIGCR0 寄存器定义模块复位。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-97 全局控制寄存器 0(SCIGCR0)

表 4-89 全局控制寄存器 0(SCIGCR0)位域描述

位域	位名	类型	初始值	描述
31:1	RESERVED	R	0h	保留位。
0	RESET	R/W	0h	SCI/LIN 模块复位位。 该位在 LIN 或 SCI 兼容模式下有效。该位影响 SCI/LIN 模块的复位状态。 复位类型：SYSRSn。 0：SCI/LIN 模块处于复位状态。 1：SCI/LIN 模块未复位。

4.4.6.2 全局控制寄存器1（SCIGCR1）

SCIGCR1 寄存器定义了 SCI 使用的帧格式、协议和通信模式。具体说明如下：

31	26	25	24
RESERVED		TXENA	RXENA
R-0h		R/W-0h	R/W-0h

23	18	17	16
RESERVED		CONT	LOOPBACK
R-0h		R/W-0h	R/W-0h

15	14	13	12	11	10	9	8
RESERVED		STOPEXTFRAME	HGENCTRL	CTYPE	MBUFMODE	ADAPT	SLEEP
R-0h		R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

7	6	5	4	3	2	1	0
SWnRST	LINMODE	CLK_MASTER	STOP	PARITY	PARITYENA	TIMINGMODE	COMMMODE
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-98 全局控制寄存器 1(SCIGCR1)

表 4-90 全局控制寄存器 1(SCIGCR1)位域描述

位域	位名	类型	初始值	描述
31:26	RESERVED	R	0h	保留位。
25	TXENA	R/W	0h	发送使能位。 该位在 LIN 和 SCI 模式下有效。只有当设置了 TXENA 位时，数据才会在 LIN 模式下从 SCITD 或 TDy(y= 0,1,...,7)缓冲区传输到 SCITXSHF 移出寄存器。 注意：在 TXENA 位设置之前，写入 SCITD 或发送多缓冲区的数据不发送。如果 TXENA 在传输过程中被清除，则先前写入 SCITD 的数据将被发送（包括 LIN 模式下的校验和字节）。 复位类型：SYSRSn。 0：禁止从 SCITD 或 TDy 到 SCITXSHF 的传输。 1：允许从 SCITD 或 TDy 向 SCITXSHF 发送数据。
24	RXENA	R/W	0h	接收使能位。 该位在 LIN 或 SCI 兼容模式下有效。RXENA 允许或阻止数据从 SCIRXSHF 传输到 SCIRD 或接收多缓冲区。 注意：清除 RXENA 位会阻止接收到的字符被传输到接收缓冲区或多缓冲区，防止 RX 状态标志被接收数据更新，并抑制接收和错误中断。然而，不管 RXENA 的状态如何，移位寄存器都会继续组装数据。 注意：如果 RXENA 在接收帧完成之前被清除，则该帧的数据不会被传输到接收缓冲区。 注意：如果在帧接收完成之前设置 RXENA，则帧中的数据将被传输到接收缓冲区。如果在 SCIRXSHF 组装数据帧的过程中设置了 RXENA，则不能保证该帧的状态标志是准确的。为了确保状态标志正确反映在特定帧期间总线上检测到的内容，应该在检测到该帧之前设置 RXENA 位。 复位类型：SYSRSn。 0：阻止接收器将数据从移位缓冲区传输到接收缓冲区或多缓冲区。 1：允许接收器将数据从移位缓冲区传输到接收缓冲区或多缓冲区。
23:18	RESERVED	R	0h	保留位。
17	CONT	R/W	0h	中止时继续位。 该位只在程序用仿真器调试时起作用，它决定了当程序中止时 SCI/LIN 如何操作。该位影响 LIN 计数器。当设置此位时，在调试期间计数器不会停止。当这个位被清除时，计数器在调试期间停止。 复位类型：SYSRSn。

				0：当进入调试模式时，冻结 SCI/LIN 状态机。当调试模式退出时，发送动作和 LIN 计数器停止并恢复。 1：当进入调试模式时，SCI/LIN 继续工作，直到当前的发送和接收功能完成。
16	LOOPBACK	R/W	0h	回环位。 该位在 LIN 或 SCI 兼容模式下有效。通过该位可以选择 SCI/LIN 的自检选项。如果 LINTX 和 LINRX 引脚配置了 SCI/LIN 功能，那么 LINTX 引脚内部连接到 LINRX 引脚。外部，在回环操作期间，LINTX 引脚输出高值，LINRX 引脚处于高阻抗状态。如果在 SCI/LIN 发送或接收数据时改变了该位的值，可能会导致错误。 复位类型：SYSRSn。 0：禁用回环模式。 1：启用回环模式。
15:14	RESERVED	R	0h	保留位。
13	STOPEXTFRAME	R/W	0h	停止扩展帧通信位。 此位仅在 LIN 模式下有效。该位只能在扩展帧通信期间写入。当扩展帧通信停止时，该位自动清除。 复位类型：SYSRSn。 0：无效。 1：当前帧发送/接收完成后，扩展帧通信将停止。
12	HGENCTRL	R/W	0h	HGEN 控制位。 此位仅在 LIN 模式下有效。该位控制掩码过滤比较的类型。 复位类型：SYSRSn。 0：用 ID 字节进行 ID 过滤。LINID 寄存器中的 RECEIVEDID 和 IDBYTE 字段用于检测匹配（使用 TX/RXMASK 值）。LINMASK 寄存器中的 0xFF 掩码将导致不匹配。 1：用 ID 从机任务字节进行 ID 过滤（推荐）。LINID 寄存器中的 RECEIVEDID 和 IDSLAVETASKBYTE 字段用于检测匹配（使用 TX/RXMASK 值）。LINMASK 寄存器中的 0xFF 掩码将导致总是匹配。
11	CTYPE	R/W	0h	校验和类型位。 此位仅在 LIN 模式下有效。该位控制要使用的校验和的类型：经典型或增强型。 复位类型：SYSRSn。 0：使用经典型校验和。 此校验和与 LIN 1.3 从节点兼容。经典的校验和包含带所有数据字节的模 256 和。用标识符 60 (0x3C)到 63 (0x3F)发送的帧必须总是使用经典校验和。 1：使用增强型校验和。 增强的校验和与 LIN 2.0 和较新的从机节点兼容。增强校验和包含带所有数据字节的模 256 和与受保护的标识符。
10	MBUFMODE	R/W	0h	多缓冲模式。 该位在 LIN 或 SCI 兼容模式下有效。该位控制接收/发送缓冲区的使用，也就是说，是使用 RX/TX 的多缓冲区还是使用单个寄存器 RD0/TD0。 复位类型：SYSRSn。 0：禁用多缓冲模式。 1：使能多缓冲模式。
9	ADAPT	R/W	0h	使能调节模式。 此模式仅在 LIN 模式下有效。该位在同步字段检测期间有作用。根据节点功能文件定义，可以通过该位启用两种 LIN 协议比特率模式：自动模式或选择模式。软件和网络配置将决定使用前两种模式中的哪一种。当该比特被清除时，应该使用 LIN 2.0 协议的固定比特率。如果设置了 ADAPT 位，检测波特率的 LIN 从节点将其与 BRSR 寄存器中的预分频器进行比较，如果它们不同，则更新它。BRSR 寄存器将被更新为新的值。如果没有设置此位，则不会对 BRSR 寄存器进行调整。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：禁用波特率自动调节功能。 1：开启波特率自动调节功能。
8	SLEEP	R/W	0h	SCI 休眠位。 仅支持 SCI 兼容模式。在多处理器配置中，该位控制接收休眠功能。清除此位将使 SCI 退出休眠模式。 当设置 SLEEP 位时，接收器仍然工作。然而，只有当一个地址

				帧被检测到的时候，RXRDY 才更新且 SCIRD 加载新数据。如果设置了相应的中断启用位，不管 SLEEP 位的值是多少，则更新剩余的接收器状态标志并请求错误中断。这样，当 SCI 处于休眠状态时，如果在接收数据线上检测到错误，软件可以及时处理错误情况。当检测到地址字节时，SLEEP 位不会自动清除。 该位域只能在 SCI 模式下可写。 复位类型：SYSRSn。 0：禁用休眠模式。 1：启用休眠模式。
7	SWnRST	R/W	0h	软件复位（低有效）。 该位在 LIN 或 SCI 兼容模式下有效。只有当 SWnRST = 0 时，才能配置 SCI/LIN。 只有以下配置位可以在运行时更改（即，当 SWnRESET = 1 时）： 1.STOPEXTFRAME 位（SCIGCR1[13]）； 2.CC 位（SCIGCR2[17]）； 3.SC 位（SCIGCR2[16]）。 复位类型：SYSRSn。 0：SCI/LIN 处于复位状态。 不会发送或接收任何数据。该位写 0 将初始化 SCI/LIN 状态机和运行标志。所有受影响的逻辑都保持在复位状态，直到 1 被写入该位。 1：SCI/LIN 处于就绪状态。 可以发生传输和接收。该位设置为 1 后，模块的配置不能改变。
6	LINMODE	R/W	0h	LIN 模式位。 该位控制模块的操作模式。 复位类型：SYSRSn。 0：LIN 模式禁用，启用 SCI 兼容模式。 1：LIN 模式启用，禁用 SCI 兼容模式。
5	CLK_MASTER	R/W	0h	SCI 内部时钟使能或 LIN 主从配置。 在 SCI 模式下，该位使能 SCI 模块的时钟。在 LIN 模式下，该位决定 LIN 节点是从节点还是主节点。 复位类型：SYSRSn。 0：SCI 兼容模式：保留位； LIN 模式：模块处于从机模式。 1：SCI 兼容模式：使能 SCI 模块时钟； LIN 模式：节点处于主机模式。
4	STOP	R/W	0h	停止位的数量。 此位仅在 SCI 兼容模式下有效。 注意：接收器只检查一个停止位。然而，在空闲线模式下，接收器等待直到第二个停止位结束（如果 STOP = 1）才开始检查空闲阶段。 该位域只能在 SCI 模式下可写。 复位类型：SYSRSn。 0：使用一个停止位。 1：使用两个停止位。
3	PARITY	R/W	0h	SCI 奇偶选择位。 此位仅在 SCI 兼容模式下有效。如果设置了 PARITYENA 位 (SCIGCR1.2)，PARITY 位表示奇偶校验。奇偶校验位是根据每帧的数据位和地址位（在地址位模式中）计算得出的。数据帧中的开始和停止字段不包括在奇偶校验计算中。 该字段只能在 SCI 模式下可写。 复位类型：SYSRSn。 0：使用奇校验。SCI 发送并预期接收奇偶校验位中的一个值，该值使帧中的总位数为奇数，值为 1。 1：使用偶校验。SCI 发送并预期接收奇偶校验位中的一个值，该值使帧中的总位数为偶数，值为 1。
2	PARITYENA	R/W	0h	奇偶校验使能位。 启用或禁用奇偶校验功能。 复位类型：SYSRSn。 0：SCI 兼容模式：禁用奇偶校验，在发送过程中不产生奇偶校验位或在接收过程中不预期产生奇偶校验位； LIN 模式：禁用 ID 奇偶校验。 1：SCI 兼容模式：启用奇偶校验。奇偶校验位在发送过程中产生，在接收过程中被预期产生； LIN 模式：启用 ID 奇偶校验。

1	TIMINGMODE	R/W	0h	SCI 定时模式位。 此位仅在 SCI 兼容模式下有效。当使用 SCI 模式时，该位必须设置为 1。该位将 SCI 配置为异步操作。 复位类型：SYSRSn。 0：保留位。 1：当模块配置为 SCI 操作时，必须设置为 1。
0	COMMMODE	R/W	0h	SCI/LIN 通信模式位。 在兼容模式下，选择 SCI 通信模式。在 LIN 模式下，它选择 ID 字段位 ID4 和 ID5 的长度控制选项。 复位类型：SYSRSn。 0：SCI 兼容模式：使用空闲线模式。 LIN 模式：不使用 ID4 和 ID5 进行长度控制。 1：SCI 兼容模式：使用地址位模式。 LIN 模式：使用 ID4 和 ID5 进行长度控制。

4.4.6.3 全局控制寄存器2（SCIGCR2）

SCIGCR2 寄存器用于在扩展帧期间发送或比较校验和字节，以生成用于 LIN 模块的唤醒和低功耗模式控制。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-99 全局控制寄存器 2(SCIGCR2)

表 4-91 全局控制寄存器 2(SCIGCR2)位域描述

位域	位名	类型	初始值	描述
31:18	RESERVED	R	0h	保留位。
17	CC	R/W	0h	比较校验和。 此模式仅在 LIN 模式下有效。该位被接收器用于扩展帧，触发校验和比较。用户通过在此位上写入 1 来启动此事务。 在非多缓冲模式下，一旦该位被设置，校验和将与当前接收到的字节进行比较，预计是校验字节。 在多缓冲模式下，该位相关的场景如下： 1.如果在接收数据时设置了 CC 位，则在接收到 m 个数据字节后接收到的字节（m 为 SCIFORMAT[18:16]表示的数据字节的个数），被视为校验和字节。 2.如果 CC 位在 IDLE 状态期间设置（即在帧间期间），则下一个即时产生的字节将被视为校验和字节。 如果存在校验和错误，CE 标志将立即被拉高。一旦校验和比较成功，该位将自动清除。 复位类型：SYSRSn。 0：无影响。 1：比较预计校验字节的校验和。
16	SC	R/W	0h	发送校验和。 此模式仅在 LIN 模式下有效。该位被发送器用于扩展帧，发送校验字节。在非多缓冲模式下，校验字节将在当前字节传输之后发送。在多缓冲模式下，校验字节将在最后一个字节计数之后发送，由 SCIFORMAT[18:16]表示。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：不发送校验字节。

				1：将发送一个校验字节。该位在校验字节传输后自动清除。如果在传输第一个字节之前设置校验和，即在帧间期间，则不会发送校验和。
15:9	RESERVED	R	0h	保留位。
8	GENWU	R/W	0h	产生唤醒信号。 该位通过发送 TDO 缓冲值来控制唤醒信号的产生。在接收到有效的同步间断时清除此位。 复位类型：SYSRSn。 0：无影响。 1：发送唤醒 TDO。该位将在 SWnRST (SCIGCR1.7)上清除。
7:1	RESERVED	R	0h	保留位。
0	POWERDOWN	R/W	0h	断电。 该位在 LIN 或 SCI 兼容模式下有效。当设置断电位时，SCI/LIN 模块尝试进入局部低功耗模式。如果在接收器主动接收数据时设置了 POWERDOWN 位，并且唤醒中断被禁用，则 SCI/LIN 将延迟低功耗模式进入，直到完成接收。在 LIN 模式下，用户可以在休眠命令接收或空闲总线检测上设置 POWERDOWN 位。（超过 4 秒） 复位类型：SYSRSn。 0：正常运行。 1：请求局部低功耗模式。

4.4.6.4 中断使能寄存器（SCISETINT）

SCISETINT 寄存器用于启用 LIN 模块中可用的各种中断。具体说明如下：



图例：R/W:读/写；R:只读；R/S:读/写 1 设置；-n:复位后的值。

图 4-100 中断使能寄存器(SCISETINT)

表 4-92 中断使能寄存器(SCISETINT)位域描述

位域	位名	类型	初始值	描述
31	SETBEINT	R/S	0h	设置位错误中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 模块在出现位错误时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
30	SETPBEINT	R/S	0h	设置物理总线错误中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 模块在发生物理总线错误时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
29	SETCEINT	R/S	0h	设置校验和错误中断。

				此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 模块在出现校验和错误时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
28	SETISFEINT	R/S	0h	设置不一致同步字段错误中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 模块在有不一致同步字段错误时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
27	SETNREINT	R/S	0h	设置无响应错误中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 模块在无响应错误发生时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
26	SETFEINT	R/S	0h	设置帧错误中断。 该位在 LIN 或 SCI 兼容模式下有效。设置此位可以使 SCI/LIN 模块在帧错误发生时产生中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
25	SETOEINT	R/S	0h	设置溢出错误中断。 该位在 LIN 或 SCI 兼容模式下有效。设置此位可以使 SCI/LIN 模块在发生溢出错误时产生中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
24	SETPEINT	R/S	0h	设置奇偶中断。 该位在 LIN 或 SCI 兼容模式下有效。设置此位可以使 SCI/LIN 模块在奇偶校验错误发生时产生中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
23:14	RESERVED	R	0h	保留位。
13	SETIDINT	R/S	0h	设置标识中断。 此位仅在 LIN 模式下有效。这个位被设置为一旦接收到一个有效的匹配标识符，就使能中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
12:10	RESERVED	R	0h	保留位。
9	SETRXINT	R/S	0h	设置接收中断。 设置该位可以使 SCI/LIN 在一个帧被完全接收，并且数据正在从 SCIRXSHF 发送到 SCIRD 之后，产生接收中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
8	SETTXINT	R/S	0h	设置发送中断。 设置该位可以使 SCI/LIN 在数据正在从 SCITD 发送到 SCITXSHF，和设置 TXRDY 位时，产生发送中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
7	SETTOA3WUSINT	R/S	0h	设置 3 次唤醒信号后超时中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 在发送 3 个唤醒信号后超时时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。

6	SETTOAWUSINT	R/S	0h	设置唤醒信号后超时中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 在发送 1 个唤醒信号后超时时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
5	RESERVED	R	0h	保留位。
4	SETTIMEOUTINT	R/S	0h	设置超时中断。 此位仅在 LIN 模式下有效。设置此位可以使 SCI/LIN 在至少 4 秒没有 LIN 总线活动（总线空闲）发生时产生中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
3:2	RESERVED	R	0h	保留位。
1	SETWAKEUPINT	R/S	0h	设置唤醒中断。 该位在 LIN 或 SCI 兼容模式下有效。设置此位可使 SCI/LIN 产生唤醒中断，从而退出低功耗模式。唤醒中断在唤醒脉冲的下降沿上生效。如果启用，则在接收器繁忙时请求局部低功耗模式，或在低功耗模式期间在 SCIRX 引脚上检测到低电平时，唤醒中断生效。如果模块不处于断电模式，则唤醒中断不会在唤醒脉冲上生效。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。
0	SETBRKDTINT	R/S	0h	设置断开检测中断。 此位仅在 SCI 兼容模式下有效。如果在 LINRX 引脚上检测到断开条件，设置此位可以使 SCI/LIN 产生中断。 该位域仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。

4.4.6.5 中断禁用寄存器（SCICLEARINT）

SCICLEARINT 寄存器用于禁用已启用的中断，而不访问 SCISETINT 寄存器。具体说明如下：

31	30	29	28	27	26	25	24
CLRBEINT	CLRPBEINT	CLRCEINT	CLRISFEINT	CLRNREINT	CLRFEINT	CLROEINT	CLRPEINT
R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h

23	16
RESERVED	
R-0h	

15	14	13	12	10	9	8
RESERVED		CLRIDINT	RESERVED		CLRRXINT	CLRTXINT
R-0h		R/C-0h	R-0h		R/C-0h	R/C-0h

7	6	5	4	3	2	1	0
CLRTOA3WUSINT	CLRTOAWUSINT	RESERVED	CLRTIMEOUTINT	RESERVED		CLRWAKEUPINT	CLRBRKDTINT
R/C-0h	R/C-0h	R-0h	R/C-0h	R-0h		R/C-0h	R/C-0h

图例：R/W:读/写；R:只读；R/C:读/写 1 清除；-n:复位后的值。

图 4-101 中断禁用寄存器(SCICLEARINT)

表 4-93 中断禁用寄存器(SCICLEARINT)位域描述

位域	位名	类型	初始值	描述
31	CLRBEINT	R/C	0h	清除位错误中断。 此位仅在 LIN 模式下有效。设置此位将禁用位错误中断。

				该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
30	CLRPBEINT	R/C	0h	清除物理总线错误中断。 此位仅在 LIN 模式下有效。设置此位将禁用物理总线错误中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
29	CLRCEINT	R/C	0h	清除校验和错误中断。 此位仅在 LIN 模式下有效。设置此位将禁用校验和错误中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
28	CLRISFEINT	R/C	0h	清除不一致同步字段错误中断。 此位仅在 LIN 模式下有效。设置此位将禁用不一致同步字段错误中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
27	CLRNREINT	R/C	0h	清除无响应错误中断。 此位仅在 LIN 模式下有效。设置此位将禁用无响应错误中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
26	CLRFEINT	R/C	0h	清除帧错误中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用帧错误中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
25	CLROEINT	R/C	0h	清除溢出错误中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用溢出错误中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
24	CLRPEINT	R/C	0h	清除奇偶中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用奇偶错误中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
23:14	RESERVED	R	0h	保留位。
13	CLRIDINT	R/C	0h	清除标识中断。 此位仅在 LIN 模式下有效。设置此位将禁用标识中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
12:10	RESERVED	R	0h	保留位。
9	CLRRXINT	R/C	0h	清除接收中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用接收中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
8	CLRTXINT	R/C	0h	清除发送中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用发送中断。 复位类型：SYSRSn。

				0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
7	CLRTOA3WUSINT	R/C	0h	清除 3 次唤醒信号后超时中断。 此位仅在 LIN 模式下有效。设置此位将禁用 3 次唤醒信号后超时中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
6	CLRTOAWUSINT	R/C	0h	清除唤醒信号后超时中断。 此位仅在 LIN 模式下有效。设置此位将禁用唤醒信号后超时中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
5	RESERVED	R	0h	保留位。
4	CLRTIMEOUTINT	R/C	0h	清除超时中断。 此位仅在 LIN 模式下有效。设置此位将禁用超时（LIN 总线空闲）中断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
3:2	RESERVED	R	0h	保留位。
1	CLRWAKEUPINT	R/C	0h	清除唤醒中断。 此位在 LIN 或 SCI 兼容模式下有效。设置此位将禁用唤醒中断。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。
0	CLRBRKDTINT	R/C	0h	清除断开检测中断。 此位仅在 SCI 兼容模式下有效。设置此位将禁用断开检测中断。 该位域仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：中断被关闭。在该位上写 0 没有作用。 1：中断被使能。该位写 1 将禁用中断并清除该位。

4.4.6.6 设置中断级别寄存器（SCISETINTLVL）

SCISETINTLVL 寄存器用于将单个中断源映射到 INT1 中断线。具体说明如下：



图例：R/W:读/写；R:只读；R/S:读/写 1 设置；-n:复位后的值。

图 4-102 设置中断级别寄存器(SCISETINTLVL)

表 4-94 设置中断级别寄存器(SCISETINTLVL)位域描述

位域	位名	类型	初始值	描述
31	SETBEINTLVL	R/S	0h	设置位错误中断级别。 此位仅在 LIN 模式下有效。写入该位将位错误中断级别映射到 INT1 线。 该字段仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
30	SETPBEINTLVL	R/S	0h	设置物理总线错误中断级别。 此位仅在 LIN 模式下有效。写入该位将物理总线错误中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
29	SETCEINTLVL	R/S	0h	设置校验和错误中断级别。 此位仅在 LIN 模式下有效。写入该位将校验和错误中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
28	SETISFEINTLVL	R/S	0h	设置不一致同步字段错误中断级别。 此位仅在 LIN 模式下有效。写入该位将不一致同步字段错误中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
27	SETNREINTLVL	R/S	0h	设置无响应错误中断级别。 此位仅在 LIN 模式下有效。写入该位将无响应错误中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
26	SETFEINTLVL	R/S	0h	设置帧错误中断级别。 该位在 LIN 或 SCI 兼容模式下有效。写入该位将帧错误中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
25	SETOEINTLVL	R/S	0h	设置溢出错误中断级别。 该位在 LIN 或 SCI 兼容模式下有效。写入该位将溢出错误中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
24	SETPEINTLVL	R/S	0h	设置奇偶错误中断级别。 该位在 LIN 或 SCI 兼容模式下有效。写入该位将奇偶错误中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
23:14	RESERVED	R	0h	保留位。
13	SETIDINTLVL	R/S	0h	设置标识中断级别。 此位仅在 LIN 模式下有效。写入该位将标识中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
12:10	RESERVED	R	0h	保留位。
9	SETRXINTOVO	R/S	0h	设置接收中断级别。

				该位在 LIN 或 SCI 兼容模式下有效。写入该位将接收中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
8	SETTXINTLVL	R/S	0h	设置发送中断级别。 该位在 LIN 或 SCI 兼容模式下有效。写入该位将发送中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
7	SETTOA3WUSINTLVL	R/S	0h	设置 3 次唤醒信号后超时中断级别。 此位仅在 LIN 模式下有效。写入该位将 3 次唤醒信号后超时中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
6	SETTOAWUSINTLVL	R/S	0h	设置唤醒信号后超时中断级别。 此位仅在 LIN 模式下有效。写入该位将唤醒信号后超时中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
5	RESERVED	R	0h	保留位。
4	SETTIMEOUTINTLVL	R/S	0h	设置超时中断级别。 此位仅在 LIN 模式下有效。写入该位将超时中断级别映射到 INT1 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
3:2	RESERVED	R	0h	保留位。
1	SETWAKEUPINTLVL	R/S	0h	设置唤醒中断级别。 该位在 LIN 或 SCI 兼容模式下有效。写入该位将唤醒中断级别映射到 INT1 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。
0	SETBRKDTINTLVL	R/S	0h	设置断开检测中断级别。 此位仅在 SCI 兼容模式下有效。写入该位将断开检测中断级别映射到 INT1 线。 该位域仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。

4.4.6.7 清除中断级别寄存器（SCICLEARINTLVL）

SCICLEARINTLVL 寄存器用于将单个中断源映射到 INT0 中断线。具体说明如下：



图例：R/W:读/写；R:只读；R/C:读/写 1 清除；-n:复位后的值。

图 4-103 清除中断级别寄存器(SCICLEARINTLVL)

表 4-95 清除中断级别寄存器(SCICLEARINTLVL)位域描述

位域	位名	类型	初始值	描述
31	CLRBEINTLVL	R/C	0h	清除位错误中断级别。 此位仅在 LIN 模式下有效。写入该位将位错误中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
30	CLRPBEINTLVL	R/C	0h	清除物理总线错误中断级别。 此位仅在 LIN 模式下有效。写入该位将物理总线错误中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
29	CLRCEINTLVL	R/C	0h	清除校验和错误中断级别。 此位仅在 LIN 模式下有效。写入该位将校验和错误中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
28	CLRISFEINTLVL	R/C	0h	清除不一致同步字段错误中断级别。 此位仅在 LIN 模式下有效。写入该位将不一致同步字段错误中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
27	CLRNREINTLVL	R/C	0h	清除无响应错误中断级别。 此位仅在 LIN 模式下有效。写入该位将无响应错误中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
26	CLRFEINTLVL	R/C	0h	清除帧错误中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将帧错误中断级别映射到 INT0 线。

				复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
25	CLROEINTLVL	R/C	0h	清除溢出错误中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将溢出错误中断级别映射到 INT0 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
24	CLRPEINTLVL	R/C	0h	清除奇偶错误中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将奇偶错误中断级别映射到 INT0 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
23:14	RESERVED	R	0h	保留位。
13	CLRIDINTLVL	R/C	0h	清除标识中断级别。 此位仅在 LIN 模式下有效。写入该位将标识中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
12:10	RESERVED	R	0h	保留位。
9	CLRRXINTLVL	R/C	0h	清除接收中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将接收中断级别映射到 INT0 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
8	CLRTXINTLVL	R/C	0h	清除发送中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将发送中断级别映射到 INT0 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
7	CLRTOA3WUSINTLVL	R/C	0h	清除 3 次唤醒信号后超时中断级别。 此位仅在 LIN 模式下有效。写入该位将 3 次唤醒信号后超时中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
6	CLRTOAWUSINTLVL	R/C	0h	清除唤醒信号后超时中断级别。 此位仅在 LIN 模式下有效。写入该位将唤醒信号后超时中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
5	RESERVED	R	0h	保留位。
4	CLRTIMEOUTINTLVL	R/C	0h	清除超时中断级别。 此位仅在 LIN 模式下有效。写入该位将超时中断级别映射到 INT0 线。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0

				并清除该位。
3:2	RESERVED	R	0h	保留位。
1	CLRWAKEUPINTLVL	R/C	0h	清除唤醒中断级别。 此位在 LIN 或 SCI 兼容模式下有效。写入该位将唤醒中断级别映射到 INT0 线。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。对该位写 0 无效。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。
0	CLRBRKDTINTLVL	R/C	0h	清除断开检测中断级别。 此位仅在 SCI 兼容模式下有效。写入该位将断开检测中断级别映射到 INT0 线。 该位域仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：中断级别映射到 INT0 线。 1：中断级别映射到 INT1 线。对该位写 1 将把中断映射到 INT0 并清除该位。

4.4.6.8 标志寄存器（SCIFLR）

SCIFLR 寄存器表示 LIN 模块的各种中断源的当前状态。具体说明如下：

31	30	29	28	27	26	25	24
BE	PBE	CE	ISFE	NRE	FE	OE	PE
R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h	R/C-0h

23	16
RESERVED	
R-0h	

15	14	13	12	11	10	9	8
RESERVED	IDRXFLAG	IDTXFLAG	RXWAKE	TXEMPTY	TXWAKE	RXRDY	TXRDY
R-0h	R/C-0h	R/C-0h	R-0h	R-1h	R/W-0h	R/C-0h	R-1h

7	6	5	4	3	2	1	0
TOA3WUS	TOAWUS	RESERVED	TIMEOUT	BUSY	IDLE	WAKEUP	BRKDT
R/C-0h	R/C-0h	R-0h	R/C-0h	R-0h	R-0h	R/C-0h	R/C-0h

图例：R/W:读/写；R:只读；R/C:读/写 1 清除；-n:复位后的值。

图 4-104 标志寄存器(SCIFLR)

表 4-96 标志寄存器(SCIFLR)位域描述

位域	位名	类型	初始值	描述
31	BE	R/C	0h	位错误标志。 此位仅在 LIN 模式下有效。当出现位错误时设置此位。这是由内部位监视器中的位监视器检测到的。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新的同步间断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到位错误。 1：检测到位错误。
30	PBE	R/C	0h	物理总线错误标志。 此位仅在 LIN 模式下有效。当发生物理总线错误时设置此位。这是由 TED 中的位监视器检测到的。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)；

				3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新的同步间断。 注意：PBE 标志位只有在不能生成同步间断时（因为到 VBAT 的总线不足），或者没有同步间断分隔符可以生成（因为到 GND 的总线不足）时才会被拉高。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到物理总线错误。 1：检测到物理总线错误。
29	CE	R/C	0h	校验和错误标志。 此位仅在 LIN 模式下有效。当接收节点检测到校验和错误时，设置此位。要使用的校验和类型取决于寄存器 SCIGCR1. CTYPE 位。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新的同步间断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到校验和错误。 1：检测到校验和错误。
28	ISFE	R/C	0h	不一致同步字段错误标志。 此位仅在 LIN 模式下有效。当同步器在接收报头期间检测到不一致的同步字段错误时，设置此位。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新的同步间断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到不一致同步字段错误。 1：检测到不一致同步字段错误。
27	NRE	R/C	0h	无响应错误标志。 此位仅在 LIN 模式下有效。当在 TFRAME_MAX 范围内没有对主机报头完成响应时，设置此位。此超时阶段适用于未知长度的消息帧（标识符 0 到 61）。此错误由模块的同步器检测到。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新的同步间断。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到无响应错误。 1：检测到无响应错误。
26	FE	R/C	0h	帧错误标志。 该位在 LIN 或 SCI 兼容模式下有效。当没有找到预期的停止位时设置此位。在 SCI 兼容模式下，只检查第一个停止位。缺少停止位表示与起始位的同步已经丢失，并且该字符被错误地表达。如果 RXERRINTENA 位被设置，则检测到帧错误会导致 SCI 产生错误中断。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1； 6.接收新字符（SCI 兼容模式）或帧（LIN 模式）。 在多缓冲区模式下，数据帧在 SCIFORMAT 寄存器中定义。

				复位类型：SYSRSn。 0：未检测到帧错误。 1：检测到帧错误。
25	OE	R/C	0h	溢出错误标志。 该位在 LIN 或 SCI 兼容模式下有效。当数据从 SCIRXSHF 传输到 SCIRD 时会覆盖 SCIRD 或 RDy 缓冲区中已存在的未读数据时，设置此位。如果 SETOEINT 位为 1，则检测到溢出错误会导致 LIN 产生错误中断。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 复位类型：SYSRSn。 0：未检测到溢出错误。 1：检测到溢出错误。
24	PE	R/C	0h	奇偶错误标志。 该位在 LIN 或 SCI 兼容模式下有效。当在接收到的数据中检测到奇偶校验错误时，设置此位。在 SCI 地址位模式下，奇偶校验是根据接收帧的数据和地址位字段来计算的。在空闲线模式下，只将数据用于计算奇偶校验。当接收到的字符的 1 的数目与其奇偶校验位不匹配时，会产生一个错误。如果不使能奇偶校验功能（即 SCIGCR1.2 = 0），则 PE 标志不使能，读取为 0。如果 SETPEINT 位等于 1，检测到奇偶校验错误会导致 LIN 产生一个错误中断。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.接收新字符（SCI 兼容模式）或帧（LIN 模式）； 6.在该位上写一个 1。 复位类型：SYSRSn。 0：未检测到奇偶错误。 1：检测到奇偶错误。
23:15	RESERVED	R	0h	保留位。
14	IDRXFLAG	R/C	0h	接收标识符标志。 此位仅在 LIN 模式下有效。一旦接收到具有 RX 匹配且没有 ID 奇偶校验错误的标识符，则设置此标志。当设置此标志时，它表示在 RX 匹配上收到了新的有效标识符。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.读取 LINID 寄存器； 6.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：没有收到有效的 ID。 1：在 RX 匹配的 LINID[23:16]中收到有效的 ID。
13	IDTXFLAG	R/C	0h	发送标识符标志。 此位仅在 LIN 模式下有效。一旦接收到具有 TX 匹配且没有 ID 奇偶校验错误的标识符，则设置此标志。当设置此标志时，它表示在 TX 匹配上收到了新的有效标识符。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.读取 LINID 寄存器； 6.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：没有收到有效的 ID。 1：在 TX 匹配的 LINID[23:16]中收到有效的 ID。
12	RXWAKE	R	0h	接收器唤醒检测标志。

				此位仅在 SCI 兼容模式下有效。SCI 设置该位表示当前在 SCIRD 中的数据是一个地址。清除该位的方法是： 1.RESET 位； 2.设置 SWnRESET 位； 3.系统复位； 4.接收数据帧。 该位仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：SCIRD 中的数据不是地址。 1：SCIRD 中的数据是一个地址。
11	TXEMPTY	R	1h	发送器空标志。 这个标志的值表示发送器的缓冲寄存器(SCITD/TDy)和移位寄存器(SCITXSHF)的内容。在多缓冲区模式下，这个标志表示 TDx 寄存器和移位寄存器(SCITXSHF)的值。在非多缓冲区模式下，该标志表示 LINTD0（字节）和移位寄存器(SCITXSHF)的值。 该位设置的方法是： 1.RESET 位(SCIGCR0.0)； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.系统复位。 注意：该位不会引起中断请求。 复位类型：SYSRSn 0：兼容模式或无多缓冲区的 LIN：发送器缓冲区或移位寄存器（或两者皆有）加载数据； 在使用多缓冲区模式的 LIN 模式下：将多缓冲区或移位寄存器（或全部皆有）装入数据。 1：兼容模式或无多缓冲区的 LIN：发送器缓冲区和移位寄存器均为空； 在使用多缓冲区模式的 LIN 模式下：多缓冲区和移位寄存器都是空的。
10	TXWAKE	R/W	0h	SCI 发射器唤醒方式选择。 此位仅在 SCI 兼容模式下有效。TXWAKE 位控制 SCITD 中的数据，使用多处理器通信格式，是作为地址还是数据帧发送。在将一字节数据写入 SCITD 之前，软件将该位设置为 1 或 0，当数据从 SCITD 传输到 SCITXSHF 或系统复位时，SCI 将其清除。TXWAKE 位没有被 SWnRESET 位(SCIGCR1.7)清除。 复位类型：SYSRSn。 0：地址位模式：发送的帧将是数据（地址位= 0）。 空闲线模式：要发送的帧将是数据。 1：地址位模式：要传输的帧将是一个地址（地址位=1）。 空闲线模式：接下来要传输的帧将是一个地址（向该位写入 1，然后向 SCITD 写入虚拟数据将导致在下一帧发送之前有 11 位周期的空闲时间）。
9	RXRDY	R/C	0h	接收器就绪标志。 在 SCI 兼容模式下，接收器设置该位，表示 SCIRD 寄存器包含新数据，并且准备好被 CPU 读取。在 LIN 模式中，一旦在多缓冲模式中接收到有效帧，就会设置 RXRDY 位，有效帧是指接收到的没有错误的消息帧。在非多缓冲模式下，RXRDY 位为每个接收到的字节设置，如果没有错误，则为数据帧的最后一个字节设置。当 RXRDY 标志位被设置，如果中断使能位被设置(SCISETINT.9)， SCI/LIN 将产生一个接收中断。清除 RXRDY 位的方法是： 1.RESET 位(SCIGCR0.0)； 2.设置 SWnRESET 位； 3.系统复位； 4.在该位上写一个 1； 5.在 SCI 兼容模式下读取 SCIRD 寄存器； 6.在 LIN 模式下读取响应的最后一个数据字节 RDy。 注意：RXRDY 标志不能通过在 SCIINTVECT0/1 寄存器中读取相应的中断偏移量来清除。 复位类型：SYSRSn。 0：SCIRD/RDy 里无新数据。 1：准备从 SCIRD 中读取新数据。
8	TXRDY	R	1h	发送器缓冲寄存器就绪标志。 当该位被设置时，该位表示发送缓冲寄存器（兼容模式下的 SCITD 和 MBUF 模式下的 LINTD0, LINTD1）准备从 CPU 写操作中获取另一个字符。

				在 SCI 兼容模式下，向 SCITD 写入数据会自动清除该位。在 LIN 模式下，一旦字节 0(TD0)被写入到 LINTD0 中，该位就会被清除。该位是在 TX 缓冲区的数据被转移到 SCITXSHF 寄存器中后被设置的。将该位设置为 1 的方式是： 1.RESET 位(SCIGCR0.0)； 2.设置 SWnRESET 位； 3.系统复位； 注意：TXRDY 标志不能通过在 SCIINTVECT0/1 寄存器中读取相应的中断偏移量来清除。 注意：发送中断请求可以被消除，直到下一批数据被写入发送缓冲区 LINTD0 和 LINTD1，方法是通过 SCICLEARINT 寄存器禁用相应的中断或通过 TXENA 位(SCIGCR1.25=0)禁用发送器。 复位类型：SYSRSn。 0：兼容模式：SCITD 已满； LIN 模式：多缓冲区已满。 1：兼容模式：SCITD 已准备好接收下一个字符； LIN 模式：多缓冲区已准备好接收下一个字符。
7	TOA3WUS	R/C	0h	3 次唤醒信号后超时标志。 此位仅在 LIN 模式下有效。如果经过 3 个唤醒信号且 1.5 秒后没有收到同步间断位，则设置此标志。在发出另一轮唤醒信号之前使用该截止时间。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：3 次唤醒信号后没有超时。 1：3 次唤醒信号且 1.5s 后超时。
6	TOAWUS	R/C	0h	唤醒信号后超时标志。 此位仅在 LIN 模式下有效。如果 1 个唤醒信号发出后没有收到同步间断位，则设置此标志。在发出另一个唤醒信号之前，至少使用 150 毫秒的截止时间。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：1 次唤醒信号后没有超时(150ms)。 1：1 次唤醒信号后超时。
5	RESERVED	R	0h	保留位。
4	TIMEOUT	R/C	0h	超时标志。 此位仅在 LIN 模式下有效。如果至少 4 秒没有 LIN 总线活动，则设置此位。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：未检测到总线空闲。 1：检测到 LIN 总线空闲。
3	BUSY	R	0h	总线繁忙标志。 该位在 LIN 模式和 SCI 兼容模式下有效。该位表示接收端是否正在接收数据帧。一旦接收端检测到起始位的开始，BUSY 位就被设置为 1。当一个帧接收完成后，BUSY 位被清除。如果设置了 SETWAKEUPINT 位并且在设置此位时请求断电，则 SCI/LIN 会自动阻止低功耗模式进入并产生唤醒中断。BUSY 位由 SCI 接收器直接控制，但可以通过以下方法清除： 1.设置 SWnRESET 位(SCIGCR1.7)； 2.RESET 位(SCIGCR0.0)；

				3.系统复位。 复位类型：SYSRSn。 0：接收器当前没有接收帧。 1：接收器当前正在接收一个帧。
2	IDLE	R	0h	SCI 接收器处于空闲状态。 此位仅在 SCI 兼容模式下有效。当该位被设置时，SCI 会寻找一个空闲时段来与比特流重新同步。当该位被设置时，接收器不接收任何数据。总线必须 11 位周期处于空闲状态才能清除这个位。SCI 通过以下方式进入这种状态： 1.在系统复位后； 2.在 SCI 软件复位后； 3.从断电状态出来后。 该位只能在 SCI 模式下可写。 复位类型：SYSRSn。 0：检测到空闲时段，SCI 准备接收数据。 1：未检测到空闲时段，SCI 将不接收任何数据。
1	WAKEUP	R/C	0h	唤醒标志。 该位仅在 LIN 模式下有效。当接收器或发射器活动使模块脱离断电模式时，该位由 SCI/LIN 设置。如果设置了 SETWAKEUPINT 位（SCISETINT.1），则会产生中断。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 该位域仅在 LIN 模式下可写。 复位类型：SYSRSn。 0：不从断电模式中唤醒。 1：从断电模式中唤醒。
0	BRKDT	R/C	0h	断开检测标志。 此位仅在 SCI 兼容模式下有效。当 SCI 检测到 LINRX 引脚上的断开条件时，设置此位。当 LINRX 引脚在丢失第一个停止位之后（即在帧错误之后），连续保持低电平至少 10 比特时，就会产生断开条件。如果设置了 BRKDTINTENA 位，则检测到断开条件会导致 SCI 产生错误中断。清除该位的方法是： 1.在 SCIINTVECT0 /1 寄存器中读取相应的中断偏移量； 2.设置 SWnRESET 位(SCIGCR1.7)； 3.RESET 位(SCIGCR0.0)； 4.系统复位； 5.在该位上写一个 1。 该位域仅在 SCI 模式下可写。 复位类型：SYSRSn。 0：未检测到断开条件。 1：检测到断开条件。

4.4.6.9 中断向量偏移寄存器0（SCIINTVECT0）

SCIINTVECT0 寄存器表示 INT0 中断线的偏移量。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-105 中断向量偏移寄存器 0(SCIINTVECT0)

表 4-97 中断向量偏移寄存器 0(SCIINTVECT0)位域描述

位域	位名	类型	初始值	描述
31:5	RESERVED	R	0h	保留位。
4:0	INTVECT0	R	0h	INT0 的中断向量偏移量。 该寄存器表示中断线 INT0 的偏移量。对该寄存器的读操作将其值

				更新为 SCIFLR 中下一个最高优先级的待处理的中断，并清除与所读偏移量对应的标志。 注意：接收中断(SCIFLR.9)和发送中断(SCIFLR.8)的标志不能通过读取该寄存器中相应的偏移向量来清除（参见 SCIFLR 寄存器中的详细描述）。 复位类型：SYSRSn。

4.4.6.10 中断向量偏移寄存器1（SCIINTVECT1）

SCIINTVECT1 寄存器表示 INT1 中断线的偏移量。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-106 中断向量偏移寄存器 1(SCIINTVECT1)

表 4-98 中断向量偏移寄存器 1(SCIINTVECT1)位域描述

位域	位名	类型	初始值	描述
31:5	RESERVED	R	0h	保留位。
4:0	INTVECT1	R	0h	INT1 的中断向量偏移量。 该寄存器表示中断线 INT1 的偏移量。对该寄存器的读操作将其值更新为 SCIFLR 中下一个最高优先级的待处理的中断，并清除与所读偏移量对应的标志。 注意：接收中断(SCIFLR.9)和发送中断(SCIFLR.8)的标志不能通过读取该寄存器中相应的偏移向量来清除（参见 SCIFLR 寄存器中的详细描述）。 复位类型：SYSRSn。

4.4.6.11 长度控制寄存器（SCIFORMAT）

SCIFORMAT 寄存器用于设置字符和帧的长度。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-107 长度控制寄存器(SCIFORMAT)

表 4-99 长度控制寄存器(SCIFORMAT)位域描述

位域	位名	类型	初始值	描述
31:19	RESERVED	R	0h	保留位。
18:16	LENGTH	R/W	0h	帧长度控制位。 在 LIN 模式下，这些位表示响应字段中的字节数，范围从 1 到 8 个字节。在缓冲 SCI 模式中，这些位表示字符的数量。当这些位用于

				表示 LIN 响应长度(SCIGCR1[0] = 1)时，当有 ID 接收匹配时，该值应该更新为响应的预期长度。在缓冲 SCI 模式下，这些位表示每个字符具有 SCIFORMAT[2:0]位的字符数。也就是说，这些位表示发送/接收格式的字符数：1 到 8。最多可以有 8 个字符，每个字符有 8 位。 复位类型：SYSRSn 0h：响应字段有 1 个字节/字符。 1h：响应字段有 2 个字节/字符。 2h：响应字段有 3 个字节/字符。 3h：响应字段有 4 个字节/字符。 4h：响应字段有 5 个字节/字符。 5h：响应字段有 6 个字节/字符。 6h：响应字段有 7 个字节/字符。 7h：响应字段有 8 个字节/字符。
15:3	RESERVED	R	0h	保留位。
2:0	CHAR	R/W	0h	字符长度控制位。 这些位仅在 SCI 兼容模式下有效。这些位设置 SCI 字符长度，范围从 1 位至 8 位。 注意：在兼容模式或缓冲 SCI 模式下，当接收到长度小于 8 位的数据时，在 SCIRD/RDy 中左对齐，并在末尾以零填充。从 SCIRD 读取的数据应通过软件进行移位，以使接收到的数据右对齐。 注：写入 SCID 的数据应右对齐，但不需要在前面用零填充。 这些位只能在 SCI 模式下可写。 复位类型：SYSRSn。 0h：字符长度为 1 位。 1h：字符长度为 2 位。 2h：字符长度为 3 位。 3h：字符长度为 4 位。 4h：字符长度为 5 位。 5h：字符长度为 6 位。 6h：字符长度为 7 位。 7h：字符长度为 8 位。

4.4.6.12 波特率选择寄存器（BRSR）

BRSR 寄存器用于配置 LIN 模块的波特率。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-108 波特率选择寄存器(BRSR)

表 4-100 波特率选择寄存器(BRSR)位域描述

位域	位名	类型	初始值	描述
31:28	RESERVED	R	0h	保留位。
27:24	M	R/W	0h	SCI/LIN 4 位小数分频器选择。(M) 这些位在 LIN 或 SCI 异步模式下有效。这些位用于为 SCI/LIN 模块选择波特率，它们是波特率规范的小数部分。M 分频器允许通过 P 预分频器对波特率进行微调，为每个 P 整数值增加 15 个中间值。 复位类型：SYSRSn。
23:16	SCI_LIN_PSH	R/W	0h	预分频器 P（高位）。 SCI/LIN 24 位整数预分频选择。 这些位用于为 SCI/LIN 模块选择波特率。这些位在 LIN 模式和 SCI

				兼容模式下有效。SCI/LIN 有一个内部生成的串行时钟，由 LIN 模块输入时钟和该寄存器中的预分频器 P 和 M 决定。SCI/LIN 使用 24 位整数预分频器 P 值，从超过 16,700,000 个可用波特率中选择 1 个值。额外的 4 位小数预分频器 M 改进了波特率选择。 复位类型：SYSRSn。
15:0	SCI_LIN_PSL	R/W	0h	预分频器 P（低位）。 SCI/LIN 24 位整数预分频选择。 这些位用于为 SCI/LIN 模块选择波特率。这些位在 LIN 模式和 SCI 兼容模式下有效。SCI/LIN 有一个内部生成的串行时钟，由 LIN 模块输入时钟和该寄存器中的预分频器 P 和 M 决定。SCI/LIN 使用 24 位整数预分频器 P 值，从超过 16,700,000 个可用波特率中选择 1 个值。额外的 4 位小数预分频器 M 改进了波特率选择。 复位类型：SYSRSn。

4.4.6.13 仿真缓冲寄存器（SCIED）

SCIED 寄存器是 SCIRD 寄存器的副本，它对仿真器使用的 RXRDY 标志没有影响。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-109 仿真缓冲寄存器(SCIED)

表 4-101 仿真缓冲寄存器(SCIED)位域描述

位域	位名	类型	初始值	描述
31:8	RESERVED	R	0h	保留位。
7:0	ED	R	0h	接收器仿真数据。 此位仅在 SCI 兼容模式下有效。读取 SCIED(7-0)不会清除 RXRDY 标志。该寄存器只能由以下的仿真器使用，即该仿真器必须在不影响 RXRDY 标志的情况下不断读取数据缓冲区。 复位类型：SYSRSn。

4.4.6.14 接收器数据缓冲寄存器（SCIRD）

SCIRD 寄存器用于存储接收到的数据，并可以从中读取。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-110 接收器数据缓冲寄存器(SCIRD)

表 4-102 接收器数据缓冲寄存器(SCIRD)位域描述

位域	位名	类型	初始值	描述
31:8	RESERVED	R	0h	保留位。
7:0	RD	R	0h	接收的数据。 此位仅在 SCI 兼容模式下有效。当一个帧被完全接收时，帧中的数据从接收器移位寄存器 SCIRXSHF 发送到这个寄存器。当这个传

				输发生时，RXRDY 标志被设置，如果接收中断使能(SCISETINT.9)被设置，则产生一个接收中断。当数据从 SCIRD 读取时，RXRDY 标志被自动清除。 当 SCI 接收到长度小于 8 位的数据时，它将数据以左对齐的格式加载到该寄存器中，并在末尾填充零。因此，您的软件应该通过正确的位置数对数据执行逻辑移位，以使其右对齐。 复位类型：SYSRSn。

4.4.6.15 发送数据缓冲寄存器（SCITD）

SCITD 寄存器用于发送数据，数据由应用软件写入。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-111 发送数据缓冲寄存器(SCITD)

表 4-103 发送数据缓冲寄存器(SCITD)位域描述

位域	位名	类型	初始值	描述
31:8	RESERVED	R	0h	保留位。
7:0	TD	R/W	0h	发送数据。 此位仅在 SCI 兼容模式下有效。要发送的数据被写入这个寄存器。将数据从这个寄存器发送到传输移位寄存器 SCITXSHF 时，会设置 TXRDY 标志(SCIFLR.23)，这表明 SCITD 已经准备好加载另一个字节的数据。注意：如果设置了发送中断使能(SCISETINT.8)，该数据发送也会导致中断的产生。 注意：写入 SCIRD 寄存器的长度小于 8 位的数据必须右对齐，但不需要在前面用零填充。 复位类型：SYSRSn。

4.4.6.16 引脚控制寄存器2（SCIPIO2）

SCIPIO2 寄存器表示 LINTX 和 LINRX 引脚的当前状态。具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-112 引脚控制寄存器 2(SCIPIO2)

表 4-104 引脚控制寄存器 2(SCIPIO2)位域描述

位域	位名	类型	初始值	描述
31:3	RESERVED	R	0h	保留位。
2	TXIN	R	0h	发送的数据。 该位在 LIN 或 SCI 兼容模式下有效。该位包含了 LINTX 引脚上的当前值。 复位类型：SYSRSn。
1	RXIN	R	0h	接收的数据。 该位在 LIN 或 SCI 兼容模式下有效。该位包含了 LINRX 引脚上的当前值。 复位类型：SYSRSn。

0	RESERVED	R	0h	保留位。

4.4.6.17 比较寄存器（LINCOMP）

LINCOMP 寄存器用于配置同步分隔符和同步间断扩展。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-113 比较寄存器(LINCOMP)

表 4-105 比较寄存器(LINCOMP)位域描述

位域	位名	类型	初始值	描述
31:10	RESERVED	R	0h	保留位。
9:8	SDEL	R/W	0h	2 位同步分隔符比较。 这些位仅在 LIN 模式下有效。这些位用于配置同步字段中同步分隔符的 Tbit 数。 同步分隔符的延时计算为： TSDEL = (SDEL + 1)Tbit。 这些位只能在 LIN 模式下可写。 复位类型：SYSRSn。 0h：同步分隔符有 1Tbit。 1h：同步分隔符有 2Tbit。 2h：同步分隔符有 3Tbit。 3h：同步分隔符为 4Tbit。
7:3	RESERVED	R	0h	保留位。
2:0	SBREAK	R/W	0h	3 位同步间断扩展。 仅限 LIN 模式。这些位用于配置同步间断的 Tbit 数，以将同步字段中的最小 13 Tbit 扩展到最大 20 Tbit。 同步中断的延时计算为： TSYNBRK = 13Tbit + SBREAK * Tbit。 这些位只能在 LIN 模式下可写。 复位类型：SYSRSn。 0h：同步间断没有额外的 Tbit。 1h：同步间断有 1 个额外的 Tbit。 2h：同步间断有 2 个额外的 Tbit。 3h：同步间断有 3 个额外的 Tbit。 4h：同步间断有 4 个额外的 Tbit。 5h：同步间断有 5 个额外的 Tbit。 6h：同步间断有 6 个额外的 Tbit。 7h：同步间断有 7 个额外的 Tbit。

4.4.6.18 接收数据寄存器0（LINRD0）

LINRD0 寄存器包含接收到的 LIN 帧数据的低 4 字节。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-114 接收数据寄存器 0(LINRD0)

表 4-106 接收数据寄存器 0(LINRD0)位域描述

位域	位名	类型	初始值	描述
31:24	RD0	R	0h	8 位接收缓冲区 0。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 读取该字节将清除 RXDY 字节。 注：RD(x-1)相当于 LIN 帧的数据字节 x。 复位类型：SYSRSn。
23:16	RD1	R	0h	8 位接收缓冲区 1。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。
15:8	RD2	R	0h	8 位接收缓冲区 2。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。
7:0	RD3	R	0h	8 位接收缓冲区 3。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。

4.4.6.19 接收数据寄存器1（LINRD1）

LINRD1 寄存器包含接收到的 LIN 帧数据的高 4 字节。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-115 接收数据寄存器 1(LINRD1)

表 4-107 接收数据寄存器 1(LINRD1)位域描述

位域	位名	类型	初始值	描述
31:24	RD4	R	0h	8 位接收缓冲区 4。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。
23:16	RD5	R	0h	8 位接收缓冲区 5。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。
15:8	RD6	R	0h	8 位接收缓冲区 6。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。
7:0	RD7	R	0h	8 位接收缓冲区 7。 在 SCIRXSHFT 寄存器中接收到的每个响应数据字节，根据接收到的字节数被传输到相应的 RDy 寄存器。 复位类型：SYSRSn。

4.4.6.20 接收屏蔽寄存器（LINMASK）

LINMASK 寄存器用于配置掩码，该掩码用于过滤接收和发送帧的传入的 ID 消息。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-116 接收屏蔽寄存器(LINMASK)

表 4-108 接收屏蔽寄存器(LINMASK)位域描述

位域	位名	类型	初始值	描述
31:24	RESERVED	R	0h	保留位。
23:16	RXIDMASK	R/W	0h	接收 ID 掩码。 该位域仅在 LIN 模式下有效。这个 8 位掩码用于过滤传入的 ID 消息，并将其与 ID 字节进行比较。接收到的 ID 与接收 ID 掩码的对比匹配将设置 ID RX 标志并触发 ID 中断（如果启用）。掩码中的 0 表示该位与 ID 字节进行比较。掩码中的 1 表示该位被过滤，不用于比较。 当 HGENCTRL 设置为 1 时，该位域必须设置为 0xFF。 复位类型：SYSRSn。
15:8	RESERVED	R	0h	保留位。
7:0	TXIDMASK	R/W	0h	发送 ID 掩码。 该位域仅在 LIN 模式下有效。这个 8 位掩码用于过滤传入的 ID 消息，并将其与 ID 字节进行比较。接收到的 ID 与发送 ID 掩码的对比匹配将设置 ID TX 标志并触发 ID 中断（如果启用）。掩码中的 0 表示该位与 ID 字节进行比较。掩码中的 1 表示该位被过滤，不用于比较。 当 HGENCTRL 设置为 1 时，该位域必须设置为 0xFF。 复位类型：SYSRSn。

4.4.6.21 ID寄存器（LINID）

LINID 寄存器包含用于 LIN 通信的标识字段。

注：为了软件兼容未来的 LIN 模块，HGENCTRL 位必须设置为 1，RXIDMASK 字段必须设置为 FFh，TXIDMASK 字段必须设置为 FFh。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-117ID 寄存器(LINID)

表 4-109ID 寄存器(LINID)位域描述

位域	位名	类型	初始值	描述
31:24	RESERVED	R	0h	保留位。
23:16	RECEIVEDID	R	0h	接收的 ID。 该位域仅在 LIN 模式下有效。此字节包含当前消息标识符。在报头接收期间，如果没有 ID 奇偶校验错误，并且存在 RX/TX 匹配，则接收到的 ID 从 SCIRXSHF 寄存器复制到该位域。 注意：如果在 ID 接收过程中检测到帧错误(FE)，接收到的 ID 也不会被复制到 LINID 寄存器。 复位类型：SYSRSn。

15:8	IDSLAVETASKBYTE	R/W	0h	ID 从机任务字节。 该位域仅在 LIN 模式下有效。该字节包含一个标识符，为了决定 LIN 节点是否需要进行 RX 响应，TX 响应或不需要进行任何操作，将与传入报头的接收 ID 进行比较。 这些位只能在 LIN 模式下可写。 复位类型：SYSRSn。
7:0	IDBYTE	R/W	0h	ID 字节。 该位域仅在 LIN 模式下有效。该字节是 LIN 模式消息 ID。在主机节点上，CPU 对这个寄存器的写操作会启动一个报头传输。对于从机任务，当 HGENCTRL (SCIGCR1.12)为 0 时，该字节用于消息过滤。 这些位只能在 LIN 模式下可写。 复位类型：SYSRSn。

4.4.6.22 发送数据寄存器0（LINTD0）

LINTD0 寄存器包含要发送的数据的低 4 个字节。

注：TD(x-1)相当于 LIN 帧的数据字节 x。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-118 发送数据寄存器 0(LINTD0)

表 4-110 发送数据寄存器 0(LINTD0)位域描述

位域	位名	类型	初始值	描述
31:24	TD0	R/W	0h	8 位发送缓冲区 0。 要发送的字节 0 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。一旦字节 0 被写入 TDO 缓冲区，传输将被启动。 复位类型：SYSRSn。
23:16	TD1	R/W	0h	8 位发送缓冲区 1。 要发送的字节 1 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。
15:8	TD2	R/W	0h	8 位发送缓冲区 2。 要发送的字节 2 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。
7:0	TD3	R/W	0h	8 位发送缓冲区 3。 要发送的字节 3 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。

4.4.6.23 发送数据寄存器1（LINTD1）

LINTD1 寄存器包含要发送的数据的高 4 个字节。

注：TD(x-1)相当于 LIN 帧的数据字节 x。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-119 发送数据寄存器 1(LINTD1)

表 4-111 发送数据寄存器 1(LINTD1)位域描述

位域	位名	类型	初始值	描述
31:24	TD4	R/W	0h	8 位发送缓冲器 4。 要发送的字节 4 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。
23:16	TD5	R/W	0h	8 位发送缓冲器 5。 要发送的字节 5 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。
15:8	TD6	R/W	0h	8 位发送缓冲器 6。 要发送的字节 6 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。
7:0	TD7	R/W	0h	8 位发送缓冲器 7。 要发送的字节 7 被写入这个寄存器，然后复制到 SCITXSHF 进行传输。 复位类型：SYSRSn。

4.4.6.24 波特率选择寄存器（MBRSR）

MBRSR 寄存器用于配置 LIN 网络的预期最大波特率。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-120 波特率选择寄存器(MBRSR)

表 4-112 波特率选择寄存器(MBRSR)位域描述

位域	位名	类型	初始值	描述
31:13	RESERVED	R	0h	保留位。
12:0	MBR	R/W	5DCh	最大波特率预分频器。 该字段仅在 LIN 模式下有效。如果设置了 ADAPT 位，则在从模块的同步阶段使用此 13 位预分频器。这样，使用自动或选择比特速率模式的 SCI/LIN 从机自动检测任何 LIN 总线的合法速率。 MBR 值应该被设置为允许最大波特率不超过 LIN 网络中预期工作波特率的 10%。否则，0x00 数据字节可能会被错误地检测为同步间断。 默认值为设置一个 30MHz 的 LIN 时钟 (0x5DC)。 该 MBR 预分频器被用于相对于 20kHz 速率的恒定到期时间的唤醒和空闲时间计数器。 复位类型：SYSRSn。

4.4.6.25 错误和测试控制寄存器（IODFTCTRL）

IODFTCTRL 寄存器用于模拟各种错误和测试条件。具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-121 错误和测试控制寄存器(IODFTCTRL)

表 4-113 错误和测试控制寄存器(IODFTCTRL)位域描述

位域	位名	类型	初始值	描述
31	BERRENA	R/W	0h	位错误使能位。 此位仅在 LIN 模式下有效。该位用于创建位错误。当设置该位时，接收到的位与 1 进行或操作，并传递给位监控电路。 复位类型：SYSRSn。
30	PBERRENA	R/W	0h	物理总线错误使能位。 此位仅在 LIN 模式下有效。该位用于创建物理总线错误。当设置该位时，同步间断字段传输期间接收到的位与 1 进行或操作，并传递给位监控电路。 复位类型：SYSRSn。
29	CERRENA	R/W	0h	校验和错误使能位。 此位仅在 LIN 模式下有效。该位用于创建校验和错误。当设置该位时，接收校验和计算器中的 CTYPE（校验和类型）的极性被改变，从而产生校验和错误。 复位类型：SYSRSn。
28	ISFERRENA	R/W	0h	不一致同步字段错误使能位。 此位仅在 LIN 模式下有效。该位用于创建不一致同步字段错误。当设置该位时，同步字段中的位宽会发生变化，因此不一致同步字段检查失败并设置错误标志。 复位类型：SYSRSn。
27	RESERVED	R	0h	保留位。
26	FERRENA	R/W	0h	帧错误使能位。 该位用于创建帧错误。当设置该位时，接收到的停止位与 0 进行与操作，并传递给停止位检查电路。 复位类型：SYSRSn。
25	PERRENA	R/W	0h	奇偶校验错误使能位。 此位仅在 SCI 兼容模式下有效。该位用于创建奇偶校验错误。当设置该位时，在 SCI 兼容模式下，接收到的奇偶校验位被切换，从而发生奇偶校验错误。 复位类型：SYSRSn。
24	BRKDTERRENA	R/W	0h	断开检测错误使能位。 此位仅在 SCI 兼容模式下有效。该位用于创建断开检测错误（仅限 SCI 模式）。当设置该位时，帧的停止位与 0 进行与操作，并传递给 RSM，这样就会发生帧错误。然后 RX 引脚被强制连续 10 个 Tbit 处于低电平状态，从而发生 BRKDT 错误。 复位类型：SYSRSn。
23:21	RESERVED	R/W	0h	保留位。
20:19	PINSAMPLEMASK	R/W	0h	引脚采样屏蔽。

				这些位定义了正在发送的 TX 引脚值将被反转的采样数，以便与多数的检测电路正确验证接收引脚采样。 注意：在引脚采样屏蔽的 IODFT 模式测试期间，必须将预分频器 P 设置为大于 2 的值。 复位类型：SYSRSn。 0h：无屏蔽。 1h：在 TBIT_CENTER 处反转 TX 引脚值。 2h：在 TBIT_CENTER+SCLK 处反转 TX 引脚值。 3h：在 TBIT_CENTER+2SCLK 处反转 TX 引脚值。
18:16	TXSHIFT	R/W	0h	发送移位。 这些位定义了延迟，通过它们 LINTX 上的值被延迟，因此 LINRX 上的值是异步的。（不适用于起始位） 复位类型：SYSRSn。 0h：无延迟。 1h：延迟 1 个 SCLK。 2h：延迟 2 个 SCLK。 3h：延迟 3 个 SCLK。 4h：延迟 4 个 SCLK。 5h：延迟 5 个 SCLK。 6h：延迟 6 个 SCLK。 7h：延迟 7 个 SCLK。
15:12	RESERVED	R	0h	保留位。
11:8	IODFTENA	R/W	0h	IO DFT 使能键。 该位域用于使能用于测试的 SCI/LIN 模块的 IODFT 模式。 复位类型：SYSRSn。 0h：IODFT 禁用。 1h：IODFT 禁用。 2h：IODFT 禁用。 3h：IODFT 禁用。 4h：IODFT 禁用。 5h：IODFT 禁用。 6h：IODFT 禁用。 7h：IODFT 禁用。 8h：IODFT 禁用。 9h：IODFT 禁用。 Ah：IODFT 启用。 Bh：IODFT 禁用。 Ch：IODFT 禁用。 Dh：IODFT 禁用。 Eh：IODFT 禁用。 Fh：IODFT 禁用。
7:2	RESERVED	R	0h	保留位。
1	LPBENA	R/W	0h	模块回环使能。 在模拟回环模式中，可以测试通过 I/O 的完整通信路径，而在数字回环模式中，I/O 缓冲区被排除在该路径之外。 复位类型：SYSRSn。 0：启用数字回环功能。 1：在模块 I/O DFT 模式下启用模拟回环功能（当 IODFTENA = 4’b1010 时）。
0	RXPENA	R/W	0h	通过接收引脚进行模块模拟回环使能。 该位定义了发送或接收引脚的 I/O 缓冲区是否只包含在模拟回环模式下的通信路径中。 复位类型：SYSRSn。 0：启用通过发送引脚进行模拟回环。 1：启用通过接收引脚进行模拟回环。

4.5 增强型控制器局域网络 (eCAN) 模块

CAN 模块(eCAN-A)有下列特性：

- 与CAN协议（版本2.0B）完全兼容
- 支持高达1Mbps 的数据速率
- 32 个邮箱，每个邮箱有下列属性：
  - 可配置为接收或者发送
  - 可使用标准或者扩展标识符进行配置
  - 有一个可编程的接收掩码
  - 支持数据和远程帧
  - 由0 至8 字节数据组成
  - 在接收和发送消息上使用一个32 位时间戳
  - 防止接收新消息
  - 保持发送消息的动态可编程优先级
  - 采用具有两个中断级别的可编程中断机制
  - 采用针对发送或接收超时的可编程警报
- 低功耗模式
- 总线活动上的可编程唤醒
- 针对远程请求消息的自动答复
- 丢失仲裁或者错误情况下的帧自动重传
- 通过一个特定消息实现同步的 32 位本地网络时间计数器（与邮箱16 协同通信）
- 自测模式
  - 回路模式下接收自身消息，提供一个虚拟应答，从而无需由其它节点提供应答。

注

对于 100MHz 的 SYSCLKOUT，最小的比特率为 7.8125 kbps；



图 4-122 eCAN 框图和接口电路



图 4-123 eCAN 内存映射

注

如果 未在应用中使用 eCAN 模块，提供的 RAM （LAM、MOTS、MOTO 和邮箱 RAM）可用作通用 RAM。为实现这一功能，应启用 CAN 模块的时钟。

CPU 使用表 4-114 中列出的 CAN 寄存器来配置和控制 CAN 控制器及消息对象。这些寄存器映射至外设帧 1，并只支持 32 位读写操作。邮箱 RAM 支持 16 位或者 32 位访问，32 位访问采用偶边界对齐。

表 4-114 CAN 寄存器映射(1)

名称	地址	大小（x32）	说明
CANME	0x00 6000	1	邮箱启用
CANMD	0x00 6002	1	邮箱方向
CANTRS	0x00 6004	1	发送请求设定
CANTRR	0x00 6006	1	发送请求复位
CANTA	0x00 6008	1	传输确认
CANAA	0x00 600A	1	中止确认
CANRMP	0x00 600C	1	接收消息等待
CANRML	0x00 600E	1	接收消息丢失
CANRFP	0x00 6010	1	远程帧等待
CANGAM	0x00 6012	1	全局接收屏蔽
CANMC	0x00 6014	1	主器件控制
CANBTC	0x00 6016	1	位时序配置
CANES	0x00 6018	1	错误和状态
CANTEC	0x00 601A	1	发送错误计数器
CANREC	0x00 601C	1	接收错误计数器
CANGIF0	0x00 601E	1	全局中断标志0
CANGIM	0x00 6020	1	全局中断屏蔽
CANGIF1	0x00 6022	1	全局中断标志1
CANMIM	0x00 6024	1	邮箱中断屏蔽
CANMIL	0x00 6026	1	邮箱中断级别
CANOPC	0x00 6028	1	写覆盖保护控制
CANTIOC	0x00 602A	1	TX I/O 控制
CANRIOC	0x00 602C	1	RX I/O 控制
CANTSC	0x00 602E	1	时间戳计数器（保留在SCC 模式中）
CANTOC	0x00 6030	1	超时控制（保留在SCC 模式中）
CANTOS	0x00 6032	1	超时状态（保留在SCC 模式中）
LAM	0x00 6040	32	局部接收屏蔽
MOTS	0x00 6080	32	消息对象时间戳
MOTO	0x00 60C0	32	消息对象超时
MSGID	0x00 61E8（以邮箱29为例）	1	消息标识符
MSGCTRL	0x00 61EA（以邮箱29为例）	1	消息控制
MDL	0x00 61EC（以邮箱29为例）	1	消息数据低位
MDH	0x00 61EE（以邮箱29为例）	1	消息数据高位

4.5.1 ECAN寄存器描述

本章包含寄存器和位的描述。

4.5.1.1 邮箱启用寄存器（CANME）

该寄存器用于使能或禁止单个邮箱，具体说明如下：

31	...	0
CANME		
R/W-0h		

图例：R/W:读/写；-n:复位后的值。

图 4-124 邮箱启用寄存器(CANME)

表 4-115 邮箱启用寄存器(CANME)位域描述

位域	位名	类型	初始值	描述
31:0	CANME	R/W	0h	邮箱使能位。 上电后，CANME 中的所有位都被清除。禁用的邮箱可以用作 CPU 的附加内存。 1：相应的邮箱已启用。在写入任何标识符字段的内容之前，必须禁用邮箱。如果设置了 CANME 中相应的位，则拒绝对邮箱标识符的写访问，如果启用，则生成一个中断（写拒绝中断）。 0：为 eCAN 禁用相应的邮箱 RAM 区域；但是，CPU 可以像访问普通 RAM 一样访问它。

4.5.1.2 邮箱方向寄存器（CANMD）

该寄存器用于配置邮箱以进行发送或接收操作，具体说明如下：

31	...	0
CANMD		
R/W-0h		

图例：R/W:读/写；-n:复位后的值。

图 4-125 邮箱方向寄存器(CANMD)

表 4-116 邮箱方向寄存器(CANMD)位域描述

位域	位名	类型	初始值	描述
31:0	CANMD	R/W	0h	邮箱方向位。上电后，所有位清除。 1：将对应的邮箱配置为接收邮箱。 0：将对应的邮箱配置为发送邮箱。

4.5.1.3 发送请求设置寄存器（CANTRS）

当邮箱 n 准备发送时，CPU 应将 TRS[n]位设置为 1 以开始发送。

这些位通常由 CPU 设置，并由 CAN 模块逻辑清除。CAN 模块可以为远程帧请求设置这些位。当传输成功或终止时，这些位被复位。如果邮箱被配置为接收邮箱，则 CANTRS 中相应的位将被忽略，除非接收邮箱被配置为处理远程帧。如果设置了 RTR 位，则不会忽略接收邮箱的 TRS[n]位。因此，如果设置了 TRS 位，则接收邮箱（设置了 RTR 位）可以发送远程帧。一旦发送远程帧，TRS[n]位将被 CAN 模块清除。因此，可以使用同一个邮箱从另一种模式请求数据帧。如果 CPU 试图设置位，而 eCAN 模块试图清除该位，则该位被设置。

设置 CANTRS[n]将导致发送特定的消息 n。几个位可以同时设置。因此，所有设置了 TRS 位的消息都是依次传输的，从邮箱号最高的邮箱开始（也是最高优先级的邮箱），除非 TPL 位另有规定。

CANTRS 中的位是通过从 CPU 写入 1 来设置的。写 0 没有效果。上电后，所有位清除。

该寄存器的具体说明如下：

图例：R/S:读/写 1 设置；-n:复位后的值。

图 4-126 发送请求设置寄存器(CANTRS)

表 4-117 发送请求设置寄存器(CANTRS)位域描述

位域	位名	类型	初始值	描述
31:0	TRS	R/S	0h	发送请求设置位。 1：设置 TRSn 将开始该邮箱中的消息传输。几个比特可以同时设置，所有信息依次传输。 0：无操作。

4.5.1.4 发动请求复位寄存器（CANTRR）

这些位只能由 CPU 设置，并由内部逻辑复位。当传输成功或终止时，这些位被复位。如果 CPU 试图设置一个位，而 CAN 试图清除它，则该位被设置。

设置消息对象 n 的 TRR[n]位可以取消由相应位(TRS[n])发起且当前未被处理的传输请求。如果当前正在处理相应的消息，则当传输成功（正常操作）或当在 CAN 总线上检测到由于仲裁丢失或错误条件而导致传输失败时，该位被复位。当传输终止时，设置相应的状态位(AA.31-0)。传输成功后，设置状态位(TA.31-0)。传输请求复位的状态可以从 TRS.31-0 读取。

CANTRR 中的位是通过从 CPU 写入 1 来设置的。

该寄存器的具体说明如下：



图例：R/S:读/写 1 设置；-n:复位后的值。

图 4-127 发送请求复位寄存器(CANTRR)

表 4-118 发送请求复位寄存器(CANTRR)位域描述

位域	位名	类型	初始值	描述
31:0	TRR	R/S	0h	发送请求复位位。 1：设置 TRRn 将取消传输请求。 0：无操作。

4.5.1.5 传输确认寄存器（CANTA）

如果邮箱 n 的消息发送成功，则设置位 TA[n]。如果在 CANMIM 寄存器中设置了相应的中断屏蔽位，这也会设置 GMIF0/GMIF1(CANGIF0.15/CANGIF1.15)位。GMIF0/GMIF1 位发起一个中断。

CPU 通过写 1 来重置 CANTA 中的位。如果已经产生了中断，这也会清除中断。写 0 没有效果。如果 CPU 尝试复位该位，而 CAN 尝试设置该位，则该位被设置。上电后，所有位被清除。

该寄存器的具体说明如下：



图例：R/C:读/写 1 清除；-n:复位后的值。

图 4-128 传输确认寄存器(CANTA)

表 4-119 传输确认寄存器(CANTA)位域描述

位域	位名	类型	初始值	描述
31:0	TA	R/C	0h	传输确认位。 1：若邮箱 n 的消息发送成功，则设置该寄存器的第 n 位。 0：消息未发送。

4.5.1.6 中止确认寄存器（CANAA）

如果在邮箱 n 中消息的传输被中止，则设置位 AA[n]并设置 AAIF(CANGIF.14)位，如果使能，可能会产生中断。

CANAA 中的位通过从 CPU 写入 1 来复位。写 0 没有效果。如果 CPU 尝试复位一个位，CAN 同时尝试设置该位，则该位被设置。上电后，所有的位都被清除。

该寄存器的具体说明如下：



图例：R/C:读/写 1 清除；-n:复位后的值。

图 4-129 中止确认寄存器(CANAA)

表 4-120 中止确认寄存器(CANAA)位域描述

位域	位名	类型	初始值	描述
31:0	AA	R/C	0h	中止确认位。 1：如果在邮箱 n 中的消息传输被中止，则设置该寄存器的第 n 位。 0：传输未中止。

4.5.1.7 接收消息等待寄存器（CANRMP）

如果邮箱 n 包含收到的消息，则设置该寄存器的位 RMP[n]。这些位只能由 CPU 复位，并由内部逻辑设置。如果清除 OPC[n](OPC.31-0)位，则新传入的消息将覆盖存储的消息，否则将检查下一个邮箱是否有匹配的 ID。如果邮箱被覆盖，则设置相应的状态位 RML[n]。CANRMP 和 CANRML 寄存器中的位通过写 CANRMP 寄存器清除，在相应的比特位置为 1。如果 CPU 尝试复位一个位，CAN 同时尝试设置该位，则该位被设置。

如果 CANMIM 寄存器中设置了相应的中断屏蔽位，则 CANRMP 寄存器中的位可以设置 GMIF0/GMIF1(GIF0.15/GIF1.15)。GMIF0/GMIF1 位发起中断。

该寄存器的具体说明如下：

图例：R/C:读/写 1 清除；-n:复位后的值。

图 4-130 接收消息等待寄存器(CANRMP)

表 4-121 接收消息等待寄存器(CANRMP)位域描述

位域	位名	类型	初始值	描述
31:0	RMP	R/C	0h	接收消息等待位。

				1：如果邮箱 n 包含收到的消息，则设置该寄存器的位 RMP[n]。 0：该邮箱不包含消息。

4.5.1.8 接收消息丢失寄存器（CANRML）

如果邮箱 n 中的旧消息被新消息覆盖，则设置 RML[n]位。这些位只能由 CPU 复位，并由内部逻辑设置。这些位可以通过对 CANRMP 寄存器对应位位置进行写 1 访问来清除。如果 CPU 尝试复位一个位，CAN 同时尝试设置该位，则该位被设置。如果设置了 OPC[n](OPC.31-0)位，则 CANRML 寄存器不会改变。

如果设置了 CANRML 寄存器中的一个或多个位，则也设置了 RMLIF (GIF0.11/GIF1.11)位。如果设置了 RMLIM (GIM.11)位，则可以发起中断。

该寄存器的具体说明如下：



图例：R:读；-n:复位后的值。

图 4-131 接收消息丢失寄存器(CANRML)

表 4-122 接收消息丢失寄存器(CANRML)位域描述

位域	位名	类型	初始值	描述
31:0	RML	R	0h	接收消息丢失位。 1：在该邮箱中，旧的未读邮件已被新邮件覆盖。 0：没有消息丢失。 注意：通过清除已设置的 RMPn 位来清除 RMLn 位。

4.5.1.9 远程帧等待寄存器（CANRFP）

当 CAN 模块接收到远程帧请求时，远程帧等待寄存器中相应的位 RFP[n]被设置。如果远程帧存储在接收邮箱(AAM=0, CANMD=1)中，则不设置 RFPn 位。

为了防止自动应答邮箱回复远程帧请求，CPU 必须通过设置相应的传输请求复位位 TRR[n]来清除 RFP[n]标志和 TRS[n]位。AAM 位也可以被 CPU 清除以阻止模块发送消息。

如果 CPU 尝试复位一个位，CAN 同时尝试设置该位，则该位不被设置。CPU 不能中断正在进行的传输。

该寄存器的具体说明如下：

图例：R/C:读/写 1 清除；-n:复位后的值。

图 4-132 远程帧等待寄存器(CANRFP)

表 4-123 远程帧等待寄存器(CANRFP)位域描述

位域	位名	类型	初始值	描述
31:0	RFP	R/C	0h	远程帧等待寄存器。 对于接收邮箱，如果收到远程帧且不影响 TRSn，则不设置 RFPn。 对于发送邮箱，如果收到远程帧，则设置 RFPn；如果邮箱的 AAM 为 1，则设置 TRSn。邮箱 ID 必须与远程帧 ID 匹配。 1：模块收到远程帧请求。 0：未收到远程帧请求，寄存器被清除。

4.5.1.10 全局接收屏蔽寄存器（CANGAM）

全局接收屏蔽由 eCAN 在 SCC 模式下使用。如果设置了对应邮箱的 AME 位(MSGID.30)，则对邮箱 6 至 15 使用全局接收屏蔽。收到的消息仅存储在具有匹配标识符的第一个邮箱中。

全局接收屏蔽用于 SCC 的邮箱 6 至 15。

该寄存器的具体说明如下：



图例：R/WI:任意时间读/只能在初始化模式下写；R:读；-n:复位后的值。

图 4-133 全局接收屏蔽寄存器(CANGAM)

表 4-124 全局接收屏蔽寄存器(CANGAM)位域描述

位域	位名	类型	初始值	描述
31	AMI	R/WI	0h	全局接收屏蔽标识符扩展位。 1：可以接收标准帧和扩展帧。在扩展帧的情况下，标识符的所有 29 位都存储在邮箱中，并且全局接收屏蔽寄存器的所有 29 位都用于过滤器。在标准帧的情况下，只有标识符的前 11 位（第 28 到 18 位）和全局接收屏蔽被使用。 接收邮箱的 IDE 位不用管，并被发送消息的 IDE 位覆盖。要接收消息，必须满足过滤条件。要比较的比特数是发送消息的 IDE 位值的函数。 0：存储在邮箱中的标识符扩展位决定应接收哪些消息。 接收邮箱的 IDE 位决定要比较的位数。
30:29	Reserved	R	0h	读未定义，写没有效果。
28:0	GAM	R/WI	0h	全局接收屏蔽。这些位允许对传入消息的任何标识符位进行屏蔽。某一位的值为 0 表示接收到的标识符位值必须与 MSGID 寄存器中相应的标识符位匹配。值为 1 表示不用管。

4.5.1.11 主器件控制寄存器（CANMC）

该寄存器用来控制 CAN 模块的设置。CANMC 寄存器的一些位是 EALLOW 保护的。对于读/写操作，只支持 32 位访问。

该寄存器的具体说明如下：



图例：WP:仅在 EALLOW 模式下可写；W:写；S:写 1 设置；SP:仅在 EALLOW 模式下可写 1 设置；R:读；-n:复位后的值。

注意：仅限 eCAN，在 SCC 中处于保留状态。

图 4-134 主器件控制寄存器(CANMC)

表 4-125 主器件控制寄存器(CANMC)位域描述

位域	位名	类型	初始值	描述
31:17	Reserved	R	0h	读未定义，写没有效果。
16	SUSP	R/W	0h	仿真中止位。这个位决定了 CAN 模块在中止模式（仿真停止如断点或单步执行）中的动作。 1：FREE 模式。CAN 外设继续运行，不受仿真中止影响。在仿真中止状态下，节点将正常参与 CAN 通信（发送应答、生成错误帧、发送/接收数据）。 0：SOFT 模式。在当前发送完成后，CAN 外设在仿真中止期间关闭。
15	MBCC	R/WP	0h	邮箱时间戳计数器清除位。该位在 SCC 模式下处于保留状态，并且受 EALLOW 保护。 1：成功传输或接收消息到邮箱 16 后，时间戳计数器复位为 0。 0：时间戳计数器未复位。
14	TCC	SP		时间戳计数器 MSB 清除位。该位在 SCC 模式下处于保留状态，并且受 EALLOW 保护。 1：时间戳计数器的 MSB 复位为 0。TCC 位在一个时钟周期后由内部逻辑复位。 0：时间戳计数器未发生变化。
13	SCB	R/WP	0h	标准模式兼容位。该位受 EALLOW 保护。 1：选择 eCAN 模式。 0：eCAN 处于标准模式(SCC)。只能使用邮箱 15 至 0。时间戳功能不可用。
12	CCR	R/WP	1h	改变配置请求位。该位受 EALLOW 保护。 1：CPU 请求对 SCC 的配置寄存器 CANBTC 和接收屏蔽寄存器(CANGAM, LAM[0]和 LAM[3])的写访问。设置完该位后，CPU 必须等到 CANES 寄存器的 CCE 标志为 1，才能继续配置 CANBTC 寄存器。 如果 ABO 位没有设置，CCR 位也将在总线关闭条件下设置。可以通过清除该位（在总线上连续 128 * 11 个隐性位之后）来退出总线关闭状态。 0：CPU 请求正常工作。这只能在配置寄存器 CANBTC 被设置为允许值之后才执行。它也在强制总线关闭恢复序列之后退出总线关闭状态。
11	PDR	R/WP	0h	掉电模式请求位。当 eCAN 模块从低功耗模式唤醒时，自动清除该位。该位受 EALLOW 保护。

				1：请求采用局部掉电模式。 0：未请求局部掉电模式（正常操作）。 注意：如果应用程序为邮箱设置了 TRSn 位，然后立即设置了 PDR 位，则 CAN 模块不传输数据帧就进入 LPM。这是因为将数据从邮箱 RAM 传输到发送缓冲区需要大约 80 个 CPU 周期。因此，应用程序必须确保在写入 PDR 位之前完成任何等待的传输。可以轮询 TAn 位以确保传输完成。
10	DBO	R/WP	0h	数据字节顺序位。该位选择消息数据字段的字节顺序。该位受 EALLOW 保护。 1：首先接收或发送数据的最低有效字节。 0：首先接收或发送数据的最高有效字节。
9	WUBA	R/WP	0h	总线活动唤醒位。该位受 EALLOW 保护。 1：模块在检测到任何总线活动后离开掉电模式。 0：仅在 PDR 位写 0 后，模块才会退出掉电模式。
8	CDR	R/WP	0h	更改数据字段请求位。该位允许快速的数据消息更新。 1：CPU 请求对邮箱通过 MBNR.4:0 字段(CANMC.4-0)指定的数据字段进行写访问。CPU 访问邮箱后必须清除 CDR 位。设置 CDR 位时，模块不发送该邮箱内容。状态机在从邮箱读取数据并将其存储在发送缓冲区之前和之后检查 CDR 位。 注意：一旦设置了邮箱的 TRS 位，然后使用 CDR 位在邮箱中更改数据，CAN 模块将无法传输新数据，而是传输旧数据。为了避免这种情况，使用 TRRn 位重新设置该邮箱中的发送，并再次设置 TRSn 位。然后发送新的数据。 0：CPU 请求正常工作。
7	ABO	R/WP	0h	总线自动开启位。该位受 EALLOW 保护。 1：总线关闭后，模块在监测到 128 * 11 位隐性位后自动回到总线开启状态。 0：总线断开状态只能在总线上连续 128 * 11 位隐性位并且清除 CCR 位之后才能退出。
6	STM	R/WP	0h	自测试模式位。该位受 EALLOW 保护。 1：模块处于自测试模式。在该模式下，CAN 模块产生自己的应答(ACK)信号，因此在总线不连接到模块的情况下使能操作。消息不发送，而是回读并存储在对应的邮箱中。接收到的帧的 MSGID 没有存储在 STM 的 MBR 中。 注意：在 STM 中，如果没有 MBX 配置为接收一个发送帧，那么该帧将被存储在 MBX0 中，即使 MBX0 没有配置为接收操作。如果将 LAM 配置为某些邮箱可以接收和存储数据帧，那么不满足任何接收邮箱的接收屏蔽过滤标准的数据帧将会丢失。 0：模块处于正常模式。
5	SRES	R/S	0h	该位只能被写入，并且总是被读为零。 1：对该位的写访问将导致模块的软件复位（除了受保护的寄存器外，所有参数都复位为其默认值）。不修改邮箱内容和错误计数器。在不扰乱通信的情况下，取消等待和正在进行的传输。 0：没有影响。
4:0	MBNR	R/W	0h	CPU 请求对数据字段进行写访问的邮箱。该字段与 CDR 位连同使用。MBNR.4 位仅用于 eCAN，并且在 SCC 模式下处于保留状态。

4.5.1.12 位时序配置寄存器（CANBTC）

CANBTC 寄存器用于为 CAN 节点配置适当的网络定时参数。在使用 CAN 模块之前，必须对这个寄存器进行配置。

这个寄存器在用户模式下是写保护的，只能在初始化模式下写。

注意：为了避免 CAN 模块不可预测的行为，CANBTC 寄存器不应被配置为 CAN 协议规范和位定时规则所不允许的值。

该寄存器的具体说明如下：



图例：R/WPI:在所有模式下读/只能在初始化模式下在 EALLOW 模式下写；R:读；-n:复位后的值。

图 4-135 位时序配置寄存器(CANBTC)

表 4-126 位时序配置寄存器(CANBTC)位域描述

位域	位名	类型	初始值	描述
31:24	Reserved	R		读未定义，写没有效果。
23:16	BRP$_{reg}$	R/WPI	0h	波特率预分频器位。该寄存器通过设置预分频器进行波特率设置。一个量化时间长度(TQ)定义为： $$TQ = \frac{1}{SYSCLKOUT/2} \times (BRP_{reg} + 1)$$ 其中 SYSCLKOUT/2 是 CAN 模块时钟的频率。 BRP$_{reg}$ 表示预分频器的寄存器值；即写入 CANBTC 寄存器的 23:16 位的值。当 CAN 模块访问它时，该值自动加 1。增加后的值用符号 BRP 表示(BRP = BRP$_{reg}$ + 1)，BRP 可配置范围为 1 至 256。 注：对于 BRP = 1 的特殊情况，信息处理时间(IPT)等于 3 个量化时间(TQ)。这是不符合 ISO 11898 标准的，其中 IPT 被定义为小于或等于 2 个 TQ。因此不允许使用这种模式(BRP$_{reg}$ = 0)。
15:10	Reserved	R	0h	读未定义，写没有效果。
9:8	SJW$_{reg}$	R/WPI	0h	同步跳转宽度。参数 SJW 表示在重新同步时，允许将一位延长或缩短多少个 TQ 单元。 SJW$_{reg}$ 表示重新同步跳转宽度的寄存器值，即写入 CANBTC 寄存器第 9:8 位的值。当 CAN 模块访问 SJW$_{reg}$ 时，该值自动加 1。增加后的值用符号 SJW 表示： $$SJW = SJW_{reg} + 1$$ SJW 可配置为从 1 至 4 个 TQ。SJW 的最大值由 TSEG2 和 4TQ 两者中的最小值决定： $$SJW_{(\max)} = \min[4TQ, TSEG2]$$
7	SAM	R/WPI	0h	该参数设置 CAN 模块使用的采样次数，以确定 CAN 总线的实际电平值。当设置 SAM 位时，CAN 总线根据最后 3 次的值，以多数判别法的结果来确定电平值。三个采样点分别在采样点处和两次采样点前 1/2 TQ 距离处。 1：CAN 模块进行三次采样并选取占多数的值。只有当比特率预分频值大于 4(BRP > 4)时，才应选择三次采样模式。 0：CAN 模块仅在采样点采样一次。
6:3	TSEG1$_{reg}$	R/WPI	0h	时间段 1。CAN 总线一个位的长度由参数 TSEG1, TSEG2 和 BRP 决定。CAN 总线上的所有控制器必须具有相同的波特率和位长度。对于不同的各个控制器的时钟频率，波特率需要根据上述参数进行调整。 该参数以 TQ 为单位指定 TSEG1 段的长度。TSEG1 由 PROP_SEG 段和 PHASE_SEG1 段组成： $$TSEG1 = PROP_SEG + PHASE_SEG1$$ 其中 PROP_SEG 和 PHASE_SEG1 是这两个片段的 TQ 个数。 TSEG1$_{reg}$ 表示时间段 1 的寄存器值，即写入 CANBTC 寄存器 6:3 位的值。当 CAN 模块访问该值时，该值将自动增 1。这个增加后的值用符号 TSEG1 表示： $$TSEG1 = TSEG1_{reg} + 1$$ 选择 TSEG1 值时，应使 TSEG1 大于等于 TSEG2 和 IPT（信息处理时间）。
2:0	TSEG2$_{reg}$	R/WPI	0h	时间段 2。TSEG2 以 TQ 为单位定义了 PHASE_SEG2 段的长度：TSEG2 可配置为 1 至 8 个 TQ，并且必须满足以下定时规则：

				TSEG2 必须小于等于 TSEG1，且大于等于 IPT。 $TSEG2_{reg}$ 表示时间段 2 的寄存器值，即写入 CANBTC 寄存器 2:0 位的值。当 CAN 模块访问该值时，该值将自动增 1。这个增加后的值用符号 TSEG2 表示： $$TSEG2 = TSEG2_{reg} + 1$$

4.5.1.13 错误和状态寄存器（CANES）

CAN 模块的状态由错误和状态寄存器(CANES)和错误计数器寄存器显示。

错误和状态寄存器包括有关 CAN 模块的实际状态信息，并显示总线错误标志以及错误状态标志。如果设置了其中一个错误标志，则冻结所有其他错误标志的当前状态，也就是说，只存储第一个错误。为了随后更新 CANES 寄存器，必须通过向其写入 1 来确认所设置的错误标志。这个动作也清除标志位。

该寄存器的具体说明如下：



图例：R/C:读/写 1 清除；R:读；-n:复位后的值。

图 4-136 错误和状态寄存器(CANES)

表 4-127 错误和状态寄存器(CANES)位域描述

位域	位名	类型	初始值	描述
31:25	Reserved	R	0h	读未定义，写没有效果。
24	FE	R/C	0h	格式错误标志位。 1：总线上发生格式错误。这表示总线上有一个或多个固定格式的位出现错误的电平。 0：未检测到总线错误；CAN 模块收发正常。
23	BE	R/C	0h	位错误标志位。 1：在仲裁域之外或在仲裁域发送期间，接收到的位与发送位不匹配，发送的为显性位，而接收到的为隐性位。 0：未检测到位错误。
22	SA1	R	1h	始终显性错误位。在硬件复位、软件复位后或总线关闭条件下，SA1 位始终为 1。当在总线上检测到隐性位时，该位被清除。 1：CAN 模块未检测到隐性位。 0：CAN 模块检测到隐性位。
21	CRCE	R/C	0h	CRC 错误位。 1：CAN 模块接收到错误的 CRC。 0：CAN 模块未接收到错误的 CRC。

20	SE	R/C	0h	填充错误位。 1：发生填充位错误。 0：没有发生填充位错误。
19	ACKE	R/C	0h	应答错误位。 1：CAN 模块未接收到应答信号。 0：所有消息都有正确的应答信号。
18	BO	R/C	0h	总线关闭状态位。CAN 模块处于总线关闭状态。 1：CAN 总线上有异常波特率的错误。当发送错误计数器(CANTEC)达到极限值 256 时，就会发生这种情况。在总线关闭期间，不能接收或发送任何消息。通过清除 CANMC 寄存器中的 CCR 位，或者设置总线自动开始位(ABO) (CANMC.7)且接收到 128 * 11 个隐性位后，可以退出总线关闭状态。在脱离总线关闭状态后，错误计数器被清除。 0：正常操作。
17	EP	R/C	0h	错误被动状态位。 1：CAN 模块处于错误被动模式。CANTEC 已达到 128。 0：CAN 模块处于错误主动模式。
16	EW	R/C	0h	警告状态位。 1：两个错误计数器（CANREC 或 CANTEC）中的一个已达到警告值(96)。 0：两个错误计数器（CANREC 和 CANTEC）的值都小于 96。
15:6	Reserved	R	0h	读未定义，写没有效果。
5	SMA	R	0h	中止模式确认。在激活中止模式后，在一个时钟周期的延迟（最多为一数据帧的长度）后设置此位。当电路不在运行模式时，用调试器工具激活中止模式。在中止模式下，CAN 模块被冻结，不能接收或发送任何帧。但是，如果在激活中止模式时 CAN 模块正在发送或接收帧，则该模块仅在帧结束时进入中止模式。运行模式是指激活了 SOFT 模式(CANMC.16 = 1)。 1：模块进入中止模式。 0：模块未处于中止模式。
4	CCE	R	1h	改变配置使能位。该位显示配置访问的权限。该位在一个时钟周期的延迟后设置。 1：CPU 对配置寄存器进行写访问。 0：CPU 被拒绝对配置寄存器进行写访问。 备注：CCE 位复位状态为 1。也就是说，在复位时，您可以对位时序寄存器进行写入。然而，一旦 CCE 位被清除（作为模块初始化的一部分），CANRX 引脚必须被检测到高电平，然后才能再次将 CCE 位设置为 1。
3	PDA	R	0h	掉电模式应答位。 1：CAN 模块进入掉电模式。 0：正常操作。
2	Reserved	R	0h	读未定义，写没有效果。
1	RM	R	0h	接收模式位。CAN 模块处于接收模式。该位反映了 CAN 模块的实际工作状态，而不管邮箱配置如何。 1：CAN 模块正在接收消息。 0：CAN 模块没有接收消息。
0	TM	R	0h	发送模式位。CAN 模块处于发送模式。该位反映了 CAN 模块的实际工作状态，而不管邮箱配置如何。 1：CAN 模块正在发送消息。 0：CAN 模块没有发送消息。

4.5.1.14 CAN错误计数寄存器（CANTEC/CANREC）

CAN 模块包含两个错误计数器：接收错误计数器(CANREC)和发送错误计数器(CANTEC)。两个计数器的值都可以通过 CPU 接口读取。这些计数器根据 CAN 协议规范 2.0 版本递增或递减。

发送错误计数寄存器(CANTEC)如下图所示：

图例：R:读；-n:复位后的值。

图 4-137 发送错误计数寄存器(CANTEC)

接收错误计数寄存器(CANREC)如下图所示：

图例：R:读；-n:复位后的值。

图 4-138 接收错误计数寄存器(CANREC)

在达到或超过错误被动限制(128)之后，接收错误计数器将不再增加。当正确接收到消息时，计数器再次设置为 119 到 127 之间的值（与 CAN 规范比较）。

在到达总线关断状态后，发送错误计数器未定义，而接收错误计数器改变其功能。在到达总线关断状态后，接收错误计数器被清除。然后在总线上每隔 11 个连续的隐性位就递增。这 11 位对应总线上两帧之间的间隔。当计数器达到 128 时，如果启用此功能(自动总线开启位(ABO)(CANMC.7)设置），则模块自动切换回总线开启状态。所有内部标志被重置，错误计数器被清除。离开初始化模式后，错误计数器将被清除。

4.5.1.15 中断寄存器

中断由中断标志寄存器、中断屏蔽寄存器和邮箱中断级别寄存器控制。这些寄存器将在以下小节中描述。

4.5.1.15.1 全局中断标志寄存器（CANGIF0/CANGIF1）

这些寄存器允许 CPU 识别中断源。

如果相应的中断条件发生，则设置中断标志位。全局中断标志的设置取决于 CANGIM 寄存器中 GIL 位的设置。如果设置了该位，则全局中断设置了 CANGIF1 寄存器中的位；否则，设置 CANGIF0 寄存器中的位。这也适用于中断标志 AAIF 和 RMLIF。这些位是根据 CANGIM 寄存器中相应 GIL 位的设置来设置的。

不管在 CANGIM 寄存器中对应的中断屏蔽位的状态如何，下面的位都是设置的：MTOFn, WDIFn, BOIFn, TCOFn, WUIFn, EPIFn, AAIFn, RMLIFn 和 WLIFn。

对于任何邮箱，只有在设置了相应的邮箱中断屏蔽位（在 CANMIM 寄存器中）时，才会设置 GMIFn 位。

如果所有的中断标志都被清除，并且设置了一个新的中断标志，那么当设置相应的中断屏蔽位时，中断输出线被激活。中断线保持活动状态，直到 CPU 通过向相应的位写入 1 或清除导致中断的条件来清除中断标志。

GMIFx 标志必须通过在 CANTA 寄存器或 CANRMP 寄存器（取决于邮箱配置）中向相应的位写入 1 来清除，并且不能在 CANGIFx 寄存器中清除。在清除一个或多个中断标志且一个或多个中断标志仍然处于设置状态，将生成一个新的中断。通过向相应的位的位置写入 1 来清除中断标志。如果设置了 GMIFx，则邮箱中断向量 MIVx 表示导致设置 GMIFx 的邮箱的邮箱号。如果多个邮箱中断处于等待状态，它总是显示分配给该中断行的最高邮箱中断向量。

该寄存器的具体说明如下：

31	30	29	28	27	26	25	24
Reserved							
R-x							

23	22	21	20	19	18	17	16
Reserved						MTOF0	TCOF0
R-x						R-0h	R/C-0h

15	14	13	12	11	10	9	8
GMIF0	AAIF0	WDIF0	WUIF0	RMLIF0	BOIF0	EPIF0	WLIF0
R/W-0h	R-0h	R/C-0h	R/C-0h	R-0h	R/C-0h	R/C-0h	R/C-0h

7	6	5	4	3	2	1	0
Reserved			MIV0.4	MIV0.3	MIV0.2	MIV0.1	MIV0.0
R/W-0h			R-0h	R-0h	R-0h	R-0h	R-0h

图例：R/W:读/写；R/C:读/写 1 清除；R:只读；-n:复位后的值。

图 4-139 全局中断标志寄存器 0(CANGIF0)



图例：R/W:读/写；R/C:读/写 1 清除；R:只读；-n:复位后的值。

注意：仅限 eCAN，在 SCC 中处于保留状态。

图 4-140 全局中断标志寄存器 1(CANGIF1)

注意：以下位描述适用于 CANGIF0 和 CANGIF1 寄存器。对于以下中断标志，它们是在寄存器 CANGIF0 中设置还是在寄存器 CANGIF1 中设置，是由寄存器 CANGIM 中 GIL 位的值决定的：TCOFn, AAIFn, WDIFn, WUIFn, RMLIFn, BOIFn, EPIFn 和 WLIFn。

如果 GIL = 0，这些标志在 CANGIF0 寄存器中设置；如果 GIL = 1，则在 CANGIF1 寄存器中设置。

类似地，MTOFn 位和 GMIFn 位在 CANGIF0 和 CANGIF1 寄存器中的选择由 CANMIL 寄存器中的 MILn 位决定。

表 4-128 全局中断标志寄存器(CANGIF0/CANGIF1)位域描述

位域	位名	类型	初始值	描述
31:18	Reserved	R		保留位。读未定义，写没有效果。
17	MTOF0/1	R	0h	邮箱超时标志位。该位在 SCC 模式下无效。 1：其中一个邮箱未在指定的时间范围内发送或接收邮件。 0：邮箱没有超时。 注意：MTOFn 位是在 CANGIF0 还是 CANGIF1 中设置的，取决于 MILn 的值。当 TOSn 被清除时，MTOFn 也被清除。TOSn 位将在（最终）成功发送/接收时被清除。
16	TCOF0/1	R/C	0h	时间戳计数器溢出标志位。 1：时间戳计数器的 MSB 已从 0 更改为 1。 0：时间戳计数器的 MSB 为 0。也就是说，它没有从 0 变到 1。
15	GMIF0/1	R/W	0h	全局邮箱中断标志位。只有在 CANMIM 寄存器中设置了相应的邮箱中断掩码位时，才会设置此位。 1：其中一个邮箱成功地发送或接收了一条消息。 0：没有发送或接收任何消息。
14	AAIF0/1	R	0h	中止确认中断标志位。 1：发送传输请求被中止。 0：没有传输被中止。 注意：通过清除设置的 AAn 位，来清除 AAIFn 位。
13	WDIF0/WDIF1	R/C	0h	拒绝写入中断标志位。 1：CPU 对邮箱的写访问不成功。当邮箱的标识符字段被写入时，WDIF 中断被启用，该中断被生效。在写入 MBX 的

				MSGID 位域之前，应该禁用它。如果您在 MBX 仍然启用的情况下尝试此操作，将设置 WDIF 位并且 CAN 中断生效。 0：CPU 对邮箱的写访问成功。
12	WUIF0/WUIF1	R/C	0h	唤醒中断标志位。 1：在局部掉电时，此标志表示模块已离开休眠模式。 0：模块仍处于休眠模式或正常运行状态。
11	RMLIF0/1	R	0h	接收消息丢失中断标志位。 1：至少对于其中一个接收邮箱，发生了溢出情况，并且清除了 MILn 寄存器中相应的位。 0：没有消息丢失。 备注：通过清除已设置的 RMPn 位来清除 RMLIFn 位。
10	BOIF0/BOIF1	R/C	0h	总线关闭中断标志位。 1：CAN 模块进入总线关闭模式。 0：CAN 模块仍处于总线开启模式。
9	EPIF0/EPIF1	R/C	0h	错误被动中断标志位。 1：CAN 模块进入错误被动模式。 0：CAN 模块没有处于错误被动模式。
8	WLIF0/WLIF1	R/C	0h	警告级别中断标志位。 1：至少有一个错误计数器已达到警告级别。 0：没有一个错误计数器达到警告级别。
7:5	Reserved	R/W	0h	读未定义，写没有效果。
4:0	MIV0.4:0/MIV1.4:0	R	0h	邮箱中断向量。SCC 模式下只有 3:0 位有效。 该向量表示设置全局邮箱中断标志的邮箱编号。它将保持该向量，直到相应的 MIFn 位被清除或发生更高优先级的邮箱中断。然后显示最高的中断向量，邮箱 31 具有最高的优先级。在 SCC 模式下，邮箱 15 的优先级最高。16 至 31 号邮箱则无法识别。 如果 TA/RMP 寄存器中没有设置标志，并且 GMIF1 或 GMIF0 也被清除，则该值未定义。

4.5.1.15.2 全局中断屏蔽寄存器（CANGIM）

中断屏蔽寄存器的设置与中断标志寄存器的设置相同。如果设置了一个位，则相应的中断被启用。该寄存器受 EALLOW 保护。该寄存器的具体说明如下：



图例：R/WP:所有模式下可读/仅在 EALLOW 模式下可写；R:只读；-n:复位后的值。

图 4-141 全局中断屏蔽寄存器(CANGIM)

表 4-129 全局中断屏蔽寄存器(CANGIM)位域描述

位域	位名	类型	初始值	描述
31:18	Reserved	R	0h	读未定义，写没有效果。
17	MTOM	R/WP	0h	邮箱超时中断屏蔽位。 1：启用。

				0：禁用。
16	TCOM	R/WP	0h	时间戳计数器溢出屏蔽位。 1：启用。 0：禁用。
15	Reserved	R	0h	读未定义，写没有效果。
14	AAIM	R/WP	0h	中止确认中断屏蔽位。 1：启用。 0：禁用。
13	WDIM	R/WP	0h	拒绝写入中断屏蔽位。 1：启用。 0：禁用。
12	WUIM	R/WP	0h	唤醒中断屏蔽位。 1：启用。 0：禁用。
11	RMLIM	R/WP	0h	接收消息丢失中断屏蔽位。 1：启用。 0：禁用。
10	BOIM	R/WP	0h	总线关闭中断屏蔽位。 1：启用。 0：禁用。
9	EPIM	R/WP	0h	错误被动中断屏蔽位。 1：启用。 0：禁用。
8	WLIM	R/WP	0h	警告级别中断屏蔽位。 1：启用。 0：禁用。
7:3	Reserved	R	0h	读未定义，写没有效果。
2	GIL	R/WP	0h	中断 TCOF, WDIF, WUIF, BOIF, EPIF, RMLIF, AAIF 和 WLIF 的全局中断级别。 1：所有全局中断都映射到 ECAN1INT 中断线。 0：所有全局中断都映射到 ECAN0INT 中断线。
1	I1EN	R/WP	0h	中断 1 使能。 1：如果设置了相应的屏蔽位，则该位全局启用 ECAN1INT 线的所有中断。 0：ECAN1INT 中断线被禁用。
0	I0EN	R/WP	0h	中断 0 使能。 1：如果设置了相应的屏蔽位，则该位全局启用 ECAN0INT 线的所有中断。 0：ECAN0INT 中断线被禁用。

注：GMIF 在 CANGIM 中没有相应的位，因为邮箱在 CANMIM 寄存器中有单独的屏蔽位。

4.5.1.15.3 邮箱中断屏蔽寄存器（CANMIM）

每个邮箱都有一个可用的中断标志位。这可以是接收或发送中断，具体取决于邮箱的配置。该寄存器受 EALLOW 保护。该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-142 邮箱中断屏蔽寄存器(CANMIM)

表 4-130 邮箱中断屏蔽寄存器(CANMIM)位域描述

位域	位名	类型	初始值	描述
31:0	MIM	R/W	0h	邮箱中断屏蔽位。上电后，所有中断屏蔽位被清除，中断被禁用。这些位允许单独屏蔽任何邮箱中断。 1：启用邮箱中断。如果消息已成功发送（在发送邮箱的情况下），或者如果消息已被接收而没有任何错误（在接收邮箱的情况下），则会生成中断。 0：禁用邮箱中断。

4.5.1.15.4 邮箱中断级别寄存器（CANMIL）

32 个邮箱中的每一个都可以在两条中断线上的一条上发起中断。根据邮箱中断级别寄存器(CANMIL)中的设置，在线 ECAN0INT(MIL[n] = 0)或在线 ECAN1INT(MIL[n] = 1)上产生中断。该寄存器的具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-143 邮箱中断级别寄存器(CANMIL)

表 4-131 邮箱中断级别寄存器(CANMIL)位域描述

位域	位名	类型	初始值	描述
31:0	MIL	R/W	0h	邮箱中断级别。这些位允许单独选择任何邮箱中断级别。 1：邮箱中断在中断线 1 上产生。 0：邮箱中断在中断线 0 上产生。

4.5.1.16 写覆盖保护控制寄存器（CANOPC）

如果邮箱 n 存在溢出条件（RMP[n]设置为 1，并且新接收的消息适合邮箱 n），则根据 CANOPC 寄存器中的设置存储新消息。如果对应的位 OPC[n]设置为 1，则保护旧消息不被新消息覆盖；因此，将检查下一个邮箱是否有匹配的 ID。如果没有找到其他邮箱，则该邮件将丢失，不会再发出通知。如果将位 OPC[n]清除为 0，则旧消息将被新消息覆盖。这是通过设置接收消息丢失位 RML[n]来通知的。

对于读写操作，只支持 32 位访问。

该寄存器的具体说明如下：

图例：R/W:读/写；-n:复位后的值。

图 4-144 写覆盖保护控制寄存器(CANOPC)

表 4-132 写覆盖保护控制寄存器(CANOPC)位域描述

位域	位名	类型	初始值	描述
31:0	OPC	R/W	0h	写覆盖保护控制位。 1：如果位 OPC[n]设置为 1，则存储在该邮箱中的旧消息不会被新消息覆盖。 0：如果 OPC[n]位没有设置，旧消息会被新消息覆盖。

4.5.1.17 ECAN I/O控制寄存器

CANTX 和 CANRX 引脚应该配置为 CAN 模块使用。这是通过配置 CANTIOC 和 CANRIOC 寄存器完成的。

4.5.1.17.1 TX I/O 控制寄存器（CANTIOC）

该寄存器的具体说明如下：

图例：R/WP:所有模式下可读/仅在 EALLOW 模式下可写；R:只读；-n:复位后的值。

图 4-145TX I/O 控制寄存器(CANTIOC)

表 4-133TX I/O 控制寄存器(CANTIOC)位域描述

位域	位名	类型	初始值	描述
31:4	Reserved	R	0h	读未定义，写没有效果。
3	TXFUNC	R/WP	0h	CAN 模块功能必须设置此位。 1：CANTX 引脚用于 CAN 发送功能。 0：保留位。
2:0	Reserved			保留位。

4.5.1.17.2 RX I/O 控制寄存器（CANRIOC）

该寄存器的具体说明如下：

图例：R/WP:所有模式下可读/仅在 EALLOW 模式下可写；R:只读；-n:复位后的值。

图 4-146RX I/O 控制寄存器(CANRIOC)

表 4-134RX I/O 控制寄存器(CANRIOC)位域描述

位域	位名	类型	初始值	描述
31:4	Reserved	R		读未定义，写没有效果。
3	RXFUNC	R/WP	0h	CAN 模块功能必须设置此位。

				1：CANRX 引脚用于 CAN 接收功能。 0：保留位。
2:0	Reserved			保留位。

4.5.1.18 时间戳计数器寄存器（CANTSC）

该寄存器保存任一时刻的时间戳计数器值。这是一个自由运行的 32 位定时器，由 CAN 总线的位时钟进行计时。例如，在比特率为 1Mbps 时，CANTSC 将每隔 1μs 增加 1。

该寄存器的具体说明如下：

R/WP-0h

图例：R/WP:所有模式下可读/仅在 EALLOW 使能模式下可写；R:只读；-n:复位后的值。

注意：仅限 eCAN 模式，在 SCC 中处于保留状态。

图 4-147 时间戳计数器寄存器(CANTSC)

表 4-135 时间戳计数器寄存器(CANTSC)位域描述

位域	位名	类型	初始值	描述
31:0	TSC	R/WP	0h	时间戳计数器寄存器。用于保存时间戳和超时功能的局域网络时间计数器的值。

4.5.1.19 超时控制寄存器（CANTOC）

该寄存器控制是否为给定邮箱启用超时功能。该寄存器的具体说明如下：

R/W-0h

图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-148 超时控制寄存器(CANTOC)

表 4-136 超时控制寄存器(CANTOC)位域描述

位域	位名	类型	初始值	描述
31:0	TOC	R/W	0h	超时控制寄存器。 1：CPU 必须设置 TOC[n]位，才能启用邮箱 n 的超时功能。在设置 TOC[n]位之前，需要在相应的 MOTO 寄存器中加载相对于 TSC 的超时值。 0：禁用超时功能。不设置 TOS[n]标志。

4.5.1.20 超时状态寄存器（CANTOS）

该寄存器保存已超时的邮箱的状态信息。该寄存器的具体说明如下：

图例：R/C:读/写 1 清除；R:只读；-n:复位后的值。

图 4-149 超时状态寄存器(CANTOS)

表 4-137 超时状态寄存器(CANTOS)位域描述

位域	位名	类型	初始值	描述
31:0	TOS	R/C	0h	超时状态寄存器。 1：邮箱 n 已超时。TSC 寄存器中的值大于或等于邮箱 n 对应的超时寄存器中的值，并设置 TOC[n]位。 0：未发生超时或该邮箱已禁用超时。

当同时满足以下三个条件时，设置 TOSn 位：

1．TSC 值大于或等于超时寄存器(MOTOn)中的值。

2．设置 TOCn 位。

3． 设置 TRSn 位（在发送邮箱的情况下）。

超时寄存器是作为 RAM 实现的。状态机扫描所有超时寄存器，并将它们与时间戳计数器值进行比较。由于所有超时寄存器都是按顺序扫描的，因此即使发送邮箱已经超时，也有可能没有设置 TOSn 位。当邮箱在状态机扫描该邮箱的超时寄存器之前成功发送并清除 TRSn 位时，就会发生这种情况。对于接收邮箱也是如此。在这种情况下，可以在状态机扫描该邮箱的超时寄存器时将 RMPn 位设置为 1。但是，接收邮箱可能没有在超时寄存器中指定的时间之前收到消息。

4.5.1.21 局部接收屏蔽寄存器（LAM）

局部接收过滤允许用户局部屏蔽传入消息的任何标识符位。

在 SCC 模式下，局部接收屏蔽寄存器 LAM(0)用于邮箱 2 至 0。局部接收屏蔽寄存器 LAM(3)用于邮箱 5 至 3。对于邮箱 6 至邮箱 15，使用全局接收屏蔽(CANGAM)寄存器。

SCC 模块硬件或软件复位后，CANGAM 复位为零。在 eCAN 复位后，LAM 寄存器不会被修改。

在 eCAN 模式下，每个邮箱（0 至 31）都有自己的屏蔽寄存器 LAM(0)到 LAM(31)。传入的消息存储在具有匹配标识符的编号最高的邮箱中。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-150 局部接收屏蔽寄存器(LAMn)

表 4-138 局部接收屏蔽寄存器(LAMn)位域描述

位域	位名	类型	初始值	描述
31	LAMI	R/W	0h	局部接收屏蔽标识符扩展位。 1：可以接收标准帧和扩展帧。在扩展帧的情况下，标识符的所有 29 位都存储在邮箱中，局部接收屏蔽寄存器的所有 29 位都用于过滤器。在标准帧的情况下，只有标识符的前 11 位（第 28 至 18 位）和局部接收屏蔽被使用。 0：存储在邮箱中的标识符扩展位确定应接收哪些消息。
30:29	Reserved	R/W	0h	读未定义，写没有效果。
28:0	LAMn	R/W	0h	这些位可以启用屏蔽传入消息的任何标识符位。 1：对接收标识符对应的位接收 0 或 1。 0：接收到的标识符位值必须与 MSGID 寄存器中相应的标识符位相匹配。

4.5.1.22 消息对象时间戳寄存器（MOTS）

当该寄存器成功发送或接收到相应的邮箱数据时，该寄存器保存 TSC 的值。每个邮箱都有自己的 MOTS 寄存器。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-151 消息对象时间戳寄存器(MOTS)

表 4-139 消息对象时间戳寄存器(MOTS)位域描述

位域	位名	类型	初始值	描述
31:0	MOTS	R/W		当消息被实际接收或发送时，表示时间戳计数器(TSC)的值。

4.5.1.23 消息对象超时寄存器（MOTO）

此寄存器保存 TSC 的超时值，相应的邮箱数据应通过该超时值成功传输或接收。每个邮箱都有自己的 MOTO 寄存器。

该寄存器的具体说明如下：



图例：R/W:读/写；R:只读；-n:复位后的值。

图 4-152 消息对象超时寄存器(MOTO)

表 4-140 消息对象超时寄存器(MOTO)位域描述

位域	位名	类型	初始值	描述
31:0	MOTO	R/W		消息对象超时寄存器。表示实际发送或接收消息的时间戳计数器(TSC)的限制值。

4.5.1.24 邮箱布局寄存器

每个邮箱由以下四个 32 位寄存器组成：

1．MSGID：保存消息的 ID。

2．MSGCTRL：定义字节的数量，传输优先级和远程帧。

3．CANMDL：4 字节的数据。

4．CANMDH：4 字节的数据。

4.5.1.24.1 消息标识符寄存器（MSGID）

该寄存器包含给定邮箱的消息 ID 和其他控制位。该寄存器的具体说明如下：

图例：R/W:读/写；R:只读；-n:复位后的值。

注意：该寄存器只有在邮箱 n 被禁用(CANME[n](CANME.31-0) = 0)时才能写入，IDE, AME 和 AAM 位的复位状态没有定义。作为模块初始化的一部分，这些位必须相应初始化。否则，可能会产生随机值，导致邮箱操作不正常。

图 4-153 消息标识符寄存器(MSGID)

表 4-141 消息标识符寄存器(MSGID)位域描述

位域	位名	类型	初始值	描述
31	IDE	R/W		标识符扩展位。 1：接收到的消息有一个扩展标识符（29 位）。要发送的消息有一个扩展标识符（29 位）。 0：接收到的消息有一个标准标识符（11 位）。要发送的消息有一个标准标识符（11 位）。
30	AME	R/W		接收屏蔽使能位。AME 位仅用于接收邮箱。消息接收不修改此位。 1：使用相应的接收屏蔽。 0：没有使用接收屏蔽，所有标识符位必须匹配才能接收消息。
29	AAM	R/W		自动应答模式位。该位仅对配置为发送的消息邮箱有效。对于

				接收邮箱，该位没有作用：邮箱始终配置为正常接收操作。 消息接收不修改此位。 1：自动应答模式。如果收到匹配的远程请求，CAN 模块通过发送邮箱的内容来响应远程请求。 0：普通传输模式。邮箱不回复远程请求。接收远程请求帧对消息邮箱没有影响。
28:0	ID	R/W		消息标识符。 1：在标准标识符模式下，如果 IDE 位(MSGID.31) = 0，则消息标识符存储在位 ID.28:18 中。在这种情况下，位 ID.17:0 没有任何意义。 0：在扩展标识符模式下，如果 IDE 位(MSGID.31) = 1，则消息标识符存储在位 ID.28:0 中。

4.5.1.24.2 消息控制寄存器（MSGCTRL）

对于发送邮箱，此寄存器指定要发送的字节数和发送优先级。它还指定了远程帧操作。

注意：作为 CAN 模块初始化过程的一部分，MSGCTRLn 寄存器的所有位必须首先初始化为零，然后才能将各个位字段初始化为所需的值。

该寄存器的具体说明如下：



图例：R/W:读/当邮箱被禁用或配置为发送时可写；R:只读；-n:复位后的值。

注意：寄存器 MSGCTRL(n)只能在邮箱 n 被配置为发送(CANMD[n](CANMD.31-0)=0)或邮箱被禁用(CANME[n](CANME.31-0)=0)时写入。

图 4-154 消息控制寄存器(MSGCTRL)

表 4-142 消息控制寄存器(MSGCTRL)位域描述

位域	位名	类型	初始值	描述
31:13	Reserved	R	0h	保留位。
12:8	TPL	R/W		发送优先级。该 5 位字段定义了该邮箱相对于其他 31 个邮箱的优先级。数字越高优先级越高。当两个邮箱的优先级相同时，邮箱号高的邮箱发送。TPL 仅适用于发送邮箱。在 SCC 模式下不使用 TPL。
7:5	Reserved	R	0h	保留位。
4	RTR	R/W		远程发送请求位。 1：对于接收邮箱：如果设置 TRS 标志，则发送远程帧，并在同一邮箱中接收相应的数据帧。一旦发送了远程帧，CAN 就会清除邮箱的 TRS 位。 对于发送邮箱：如果设置了 TRS 标志，则发送远程帧，但相应的数据帧必须在另一个邮箱中接收。 0：没有请求远程帧。

3:0	DLC	R/W		数据长度编码。这些位中的数字决定了发送或接收多少数据字节。取值范围为 0 至 8。不允许的取值为 9 至 15。

4.5.1.24.3 消息数据寄存器（CANMDL/CANMDH）

邮箱里的 8 个字节用于存储 CAN 消息的数据字段。DBO(CANMC.10)位的设置决定了存储数据的顺序。数据从 CAN 总线发送或接收，从字节 0 开始。

当 DBO(CANMC.10)为 1 时，从 CANMDL 寄存器的最低有效字节开始存储或读取数据，并以 CANMDH 寄存器的最高有效字节结束；

当 DBO(CANMC.10)为 0 时，从 CANMDL 寄存器的最高有效字节开始存储或读取数据，并以 CANMDH 寄存器的最低有效字节结束。

只有将邮箱 n 配置为发送邮箱(CANMD[n](CANMD.31-0)=0)或禁用该邮箱(CANME[n](CANME.31-0)=0)时，才能写入寄存器 CANMDL(n)和 CANMDH(n)。如果 TRS[n] (TRS.31-0)=1，则不能写入寄存器 CANMDL(n)和 CANMDH(n)，除非 CDR (CANMC.8)=1, 且 MBNR(CANMC.4-0)设置为 n。这些设置也适用于配置为应答模式的消息对象配置(AAM (MSGID.29)=1)。

消息数据寄存器如下图所示：

31 24	23 16	15 8	7 0
Byte 0	Byte 1	Byte 2	Byte 3

图 4-155 消息数据低位寄存器(DBO=0)(CANMDL)

31 24	23 16	15 8	7 0
Byte 4	Byte 5	Byte 6	Byte 7

图 4-156 消息数据高位寄存器(DBO=0)(CANMDH)

31 24	23 16	15 8	7 0
Byte 3	Byte 2	Byte 1	Byte 0

图 4-157 消息数据低位寄存器(DBO=1)(CANMDL)

31 24	23 16	15 8	7 0
Byte 7	Byte 6	Byte 5	Byte 4

注意：超出有效接收数据的数据字段会被任何消息接收修改，并且是不确定的。

图 4-158 消息数据高位寄存器(DBO=1)(CANMDH)

4.6 可变速率控制局域网(CANFD)模块

4.6.1 简介

CANFD 模块可以配置为满足 CAN FD 和 CAN2.0B 的规范。CPU 通过 PF1 总线接口访问 CANFD 控制器，CANFD 模块通过 TX/RX 端口，在内部协议机制下控制帧的发送或接收。

CANFD 模块结构如图 4-159 所示。



图 4-159 CANFD 控制器的结构框图

4.6.2 CANFD 协议说明

CAN FD 是 CAN 2.0 的扩展协议，二者的主要区别在于：

（1）数据传输负载：CAN 2.0 最高 8 字节，CAN FD 最高 64 字节；

（2）CAN 2.0 有一个可配置的比特率，CAN FD 有两个：仲裁过程慢，数据传输快；

CAN 2.0 和 CAN FD 的所有类型的框架下图所示。



图 4-160 CAN 2.0 和 CAN FD 帧结构图

帧的位域术语描述如下表4-143。

表 4-143 帧位域术语描述

术语	描述
ID	帧 ID
RTR	标识 CAN 2.0 远程帧，高为远程帧，低为数据帧
SRR	标识 CANFD 远程帧，高为远程帧，低为数据帧
RRS	标识 CANFD 帧，保持为低
IDE	标识帧为扩展帧标识，高为扩展帧，低为标准帧
DLC	帧数据段的数据字节长度
EDL	标识 CANFD 格式，高为 CANFD 帧，低为 CAN 2.0 帧
FDF	标识 CANFD 格式，高为 CANFD 帧，低为 CAN 2.0 帧
BRS	比特率切换
ESI	错误状态标识
r0,r1	保留位，默认为低

4.6.3 CANFD 模块特性说明

- 支持 CAN 规范
  - ➢CAN 2.0B(8 字节的有效荷载)；
  - ➢可选支持 CAN FD（64 字节的有效荷载）；
- 可编程数据传输速率
  - ➢CAN 2.0B 1Mbit/s；
  - ➢CAN FD 受收发器和 CAN 控制器时钟频率影响；
- 可编程带宽波特率分频(1~1/256)；
- 主机接口和 CANFD 协议有独立时钟域；
- 可配置的接收缓冲区（RB）
  - ➢通过参数选择缓冲区插槽数量；
  - ➢类似 FIFO 功能；
  - ➢接收到的“不被接收的信号”或者“不正确”的消息不会覆盖已存储的消息；
- 两个传输缓冲器
  - ➢一个主传输缓冲区(TBUF0)；
  - ➢可选可配置的次要传输缓冲区（TBUF1~15）；
    - ✧ TBUF1~15 可选，通用参数可以选择缓冲区插槽的数量；
    - ✧ 在 FIFO 或优先级模式下的操作。

- 独立可编程的 29 位内部接收滤波器（AMASK0~AMASK15）；
- 扩展特征
  - ➢单次发送模式(发送给 TBUF)；
  - ➢侦听模式；
  - ➢回环模式 (内部回环或外部回环)；
  - ➢收发器待机模式；
- 扩展状态和错误报告
  - ➢捕获上次发生的错误类型和仲裁丢失的位置；
  - ➢可编程的错误警告限制；
- 可配置中断源；
- 用于帧缓冲器的一个双端口存储器块（DPSRAM）；
- CiA 603 时间戳
  - ➢ISO 11898-4 带部分硬件支持的时间触发 CANFD；
- 具有存储保护的 ECC 校验；
- 与 AUTOSAR 兼容。

4.6.4 时钟配置

4.6.4.1 功能说明

CANFD 模块包含三种时钟和复位：can_clk 时钟、主机 host_clk 时钟、CIA 时间戳；采用同一个复位系统，模块内部为同步复位。

4.6.4.2 配置说明

CANFD 模块协议机的时钟源 can_clk，对 host_clk、timer_clk 和复位无要求，可以通过 CANFD 内部分频操作，满足 CANFD 模块协议机要求。

host_clk 使能位：PCLKCR0[15]，0：关闭时钟；1：打开时钟。

PLL 时钟的配置，需要用到系统寄存器 PLLCR.DIV、PLLSTS.DIVSEL，具体配置关系如下表。

表 4-144 PLL时钟配置

SYSCLKOUT（CLKIN）			
PLLCR.DIV	**PLLSTS.DIVSEL=0 or 1**	**PLLSTS.DIVSEL=2**	**PLLSTS.DIVSEL=3**
0000	OSCCLK/4	OSCCLK/2	OSCCLK/1
0001	(OSCCLK*1) /4	(OSCCLK*1) /2	(OSCCLK*1) /1
0010	(OSCCLK*2) /4	(OSCCLK*2) /2	(OSCCLK*2) /1
0011	(OSCCLK*3) /4	(OSCCLK*3) /2	(OSCCLK*3) /1
0100	(OSCCLK*4) /4	(OSCCLK*4) /2	(OSCCLK*4) /1
0101	(OSCCLK*5) /4	(OSCCLK*5) /2	(OSCCLK*5) /1
0110	(OSCCLK*6) /4	(OSCCLK*6) /2	(OSCCLK*6) /1
0111	(OSCCLK*7) /4	(OSCCLK*7) /2	(OSCCLK*7) /1
1000	(OSCCLK*8) /4	(OSCCLK*8) /2	(OSCCLK*8) /1
1001	(OSCCLK*9) /4	(OSCCLK*9) /2	(OSCCLK*9) /1
1010	(OSCCLK*10) /4	(OSCCLK*10) /2	(OSCCLK*10) /1
1011	(OSCCLK*11) /4	(OSCCLK*11) /2	(OSCCLK*11) /1
1100	(OSCCLK*12) /4	(OSCCLK*12) /2	(OSCCLK*12) /1
1101-1111	Reserved	Reserved	Reserved

时钟配置是系统控制寄存器具体配置流程如下。

- 配置 PLLSTS.DIVSEL 位，配置系统时钟的分频系数；
- 配置 PLLCR.DIV 位，PLL 时钟的倍频率值；
- 通过检查 PLLSTS.PLLLOCKS 位，判断 PLL 已完成锁定，时钟稳定。

4.6.5 引脚配置

4.6.5.1 配置说明

CANFD 模块输出引脚 TX、RX 给到 PAD 端的 GPIO 如下所示。

- TX 引脚与 GPIO29、GPIO32 复用；
- RX 引脚与 GPIO28、GPIO0 复用；
- 输出引脚 TX 空闲态为高电平；
- 输入引脚 RX 空闲态为高电平

具体配置如下；

- 配置 GPAPUD.GPIO29、GPAPUD.GPIO28 位，GPIO29、GPIO28、引脚上拉；
  - 配置 0x702B 地址为 0xA0，GPIO29、GPIO28 引脚 PINMUX 为 TX、RX 引脚；
- 或配置 GPAPUD.GPIO32、GPAPUD.GPIO0 位，GPIO32、GPIO0 引脚上拉；

- 配置 0x702B 地址为 0x50，GPIO32、GPIO0 引脚 PINMUX 为 TX、RX 引脚；

4.6.6 中断配置

4.6.6.1 功能说明

CANFD 模块输出中断只有一个 CANFD_INT 中断，该中断由多种中断类型组合，中断类型分为传输状态、错误状态、仲裁丢失，具体说明如下。

- 传输状态中断类型如下；
  - 接收完的中断标志 RTINTFE.RIF；
  - 接收 RBUF 溢出的中断标志 RTINTFE.ROIF；
  - 接收 RBUF 满的中断标志 RTINTFE.RFIF；
  - 接收 RBUF 几乎全满的中断标志 RTINTFE.RAFIF；
    - RBUF 深度为 15，通过配置 LIMIT_EINT.AFWL 确认 RBUF 几乎满的限制。
  - 完成发送主要缓存 TBUF0 区域帧的中断标志 RTINTFE.TPIF；
    - 对于主要缓存 TBUF0，如果启用使能 TPIE，则传输完成后 TPIF 被标识
  - 完成发送缓存 TBUF1~15 区域帧的中断标志 RTINTFE.TSIF；
    - 对于使用 TSONE 的缓存 TBUF1~15，如果完成一条报文传输并启用使能 TSIE，则设置中断标志 TSIF；
    - 对于使用 TSALL 的缓存 TBUF1~15，当所有报文传输完成 TBUF1~15 为空时设置 TSIE，并 TSIF 位被标识；
  - 传输过程中传输中止的中断标志 RTINTFE.AIF；
    - TBUF0 中请求但尚未启动的传输可以中止传输，未传输的报文仍保留在 TBUF0 中；
    - TBUF1~15 同样可以中止请求但尚未启动的传输，对于 TSONE 只有一帧中止，对于 TSALL 所有帧都中止；
    - 只有在不向总线传输任何东西时才可以中止，总线仲裁期间、传输帧时不会被中

止；

- 错误状态中断
  - 传输（收发帧）过程产生错误，并且错误计数值大于设定的 LIMIT_EINT.EWL，则产生中断的中断标志 RTINTFE.EIF；
  - 传输过程产生的错误是被动错误的标志 LIMIT_EINT.EPIF；
  - 发送帧过程中仲裁段产生错误的标志中断 LIMIT_EINT.ALIF，并通过 ACL 指示仲裁丢失的位置；
  - 总线错误中断标志 LIMIT_EINT.BEIF；
  - 定时器触发中断标志 TTCFG_TBPTR.TTIF；
    - 配置的定时触发时间 TT_TRIG 寄存器等于周期时间，触发 CANFD 发送帧，则 TTIF 中断标志置 1；
  - 定时触发错误中断标志 TTCFG_TBPTR.TEIF，产生触发错误的条件如下；
    - 立即模式触发，但是 TBUF 缓存为空；
    - 触发时间 TT_TRIG 设置小于周期时间；
    - 在触发类型为 2 或 3 的条件下，触发时间等于周期时，TBUF 为空；
    - 看门狗时间小于周期时间；
  - 看门狗中断 TTCFG_TBPTR.WTIF；
    - 配置的 TT_WTRIG 寄存器等于周期时间；

4.6.6.2 配置说明

CANFD 模块的中断 CANFD_INT 映射到中断向量表中 INT4.2、INT8.3 中。

CANFD 中断的产生，以帧传输为例，具体如下：

- 对于主要传输
  - 配置 CFG_STAT.TBSEL=0，选择主要缓存区 TBUF0，CFG_STAT.TPE=0；
  - 配置 RTINTFE.TPIE=1，设置中断使能位；

- 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
- 设置 CFG_STAT.TPE=1，CFG_STAT.TSONE=0，CFG_STAT.TSALL=0，启动发送；
- 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- 对于次要传输
  - 配置 CFG_STAT.TBSEL=1，选择次要缓冲区 TBUF1~15，CFG_STAT.TPE=0;
  - 设置中断使能位 RTINTFE.TSIE=1;
  - 将帧对应写入 TBUF 地址空间：0x28~0x4b；
  - 设置 CFG_STAT.TPE=0，CFG_STAT.TSONE=0/CFG_STAT.TSALL=1，
    或 CFG_STAT.TSONE=1/CFG_STAT.TSALL=0(二者不可同时为 1)，启动发送；
  - 若 TSONE=1 则完成一条报文传输后设置 TSIF，若 TSALL=1 则 TBUF1~15 为空时设置 TSIF。

注意：CANFD中断类型是高电平有效，如果进入中断服务程序没有全部清除，CANFD产生的新类型中断，不会重新进入中断服务程序，用户在进入中断服务程序时，需要先缓存对应中断标志寄存器，并立即写1清除所有标志位，用户再决定响应缓存中断标志对应中断类型。

4.6.7 传输模式

4.6.7.1 功能说明

传输模式包括单次模式、回环模式、侦听模式和休眠模式。

单次模式下无论使用TBUF0还是TBUF1~15，如果发生错误或仲裁丢失将不再执行重新传输。单次发送模式下，如果对TBUF1~15使用TSALL全部传输，则对TBUF1~15中所有帧进行单次传输，TBUF1~15为空则停止。

回环模式包括内部(LBMI)和外部(LBME)两种回环模式，两种模式都能接收到自己发送的帧。LBMI模式下CANFD控制与CANFD总线断开连接，可用于芯片内部测试，LBME与CANFD总线保持连接，可测试收发器及其连接。

侦听模式提供了仅监测但不影响总线的功能。

待机模式下不可进行帧传输，节点可通过发送帧进行唤醒，如果所有接收节点都处于待机模式时，发送节点会接收到ACK错误。

4.6.7.2 配置说明

- 单次模式：
  - 对于主要传输
    - 首先配置 CFG_STAT.TBSEL=0，选择主要缓存区 TBUF0；
    - 配置 CFG_STAT.TPSS 将 TBUF0 设置为单次模式；
    - 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
    - 设置 CFG_STAT.TPE=1 位启动发送；
    - 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，如果 TPIE 中断使能位为 1，产生传输完成中断。
  - 对于次要传输：
    - 配置 CFG_STAT.TBSEL=1，选择次要缓冲器 TBUF1~15；
    - 配置 CFG_STAT.TSSS 将 TBUF1~15 设置为单次模式；
    - 将帧信息写入对应的 TBUF 地址空间：0x28~0x4b；
    - 设置 CTRL.TSNEXT 为 1，指向下一次将要传输的缓存；
    - 设置 CFG_STAT.TPE=0，CFG_STA.TSONE=1 启动发送；
    - 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断；
- 回环模式：
  - 对于外部回环
    - 设置 CFG_STAT.LBME=1 进入外部回环模式，与侦听模式一起使用；
  - 对于内部回环模式
    - 设置 CFG_STAT.LBMI=1 进入内部回环模式，引脚 TXD（GPIO29/GPIO32）保持为高；

- 侦听模式：
  - 在 CFG_STAT.TPE=0、CFG_STAT.TSOME=0、CFG_STAT.TSALL=0 条件下，设置 CFG_STAT.LOM=1，启用侦听模式；
    - ✧ CFG_STAT.LBME=0，将禁用所有传输，引脚 TXD（GPIO29/GPIO32）保持为高；
    - ✧ CFG_STAT.LBME=1，为接收到的帧或错误帧禁用 ACK，可以传输自己的帧。
- 待机模式：
  - 设置 CFG_STAT.TPE=0、CFG_STAT.TSOME=0、CFG_STAT.TSALL=0 的条件下，设置 CFG_STAT.STBY=1，进入收发器待机模式；
  - 进入待机模式后，唤醒有两种情况，一种休眠模式下的 CANFD 接收到其他帧，另一种是手动清除 STBY，一旦唤醒则需要等待 TRAN 寄存器模块的计数时间，CANFD 才能启动发送，并且可以通过 CANFD_STBY 寄存查看是否唤醒。

4.6.8 帧类型

4.6.8.1 功能说明

对于 CAN 2.0 包括四种帧类型：标准帧、远程帧、扩展帧和扩展远程帧。标准帧 ID 为 11 位，扩展帧 ID 为 29 位。CAN 2.0 最大携带 8 字节数据，远程帧不携带数据。

CAN FD 包括两种帧类型：标准帧和扩展帧；CAN FD 是 CAN 2.0 的扩展协议，二者主要区别在于，CAN 2.0 最高携带 8 字节，有一个可配置的比特率；CAN FD 最高 64 字节，有两个可配置的比特率。

4.6.8.2 配置说明

- CAN 2.0 标准帧
  - 配置帧 ID；
  - 配置帧 IDE 位=0，标识当前帧非扩展帧；
  - 配置帧 RTR 位=0，标识当前帧非远程帧；
  - 配置帧 FDF 位=0，标识当前帧为 CAN 2.0 帧；

- 配置帧 DLC，标识当前帧数据长度；
- 配置帧数据；
- 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
- 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：
  - 设置 CFG_STAT.TPE=1 启动发送;
  - 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
- 或启动 TBUF1~15 传输：
  - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
  - 设置 CFG_STAT.TSALL=1 启动发送
  - 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- CAN 2.0 远程帧
  - 配置帧 ID；
  - 配置帧 IDE 位=0，标识当前帧非扩展帧；
  - 配置帧 RTR 位=1，标识当前帧为远程帧；
  - 配置帧 FDF 位=0，标识当前帧为 CAN 2.0 帧，CAN FD 中没有远程帧；
  - 配置帧 DLC，远程帧不携带数据；
  - 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
  - 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：
    - 设置 CFG_STAT.TPE=1 启动发送;
    - 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
  - 或启动 TBUF1~15 传输：
    - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
    - 设置 CFG_STAT.TSALL=1 启动发送
    - 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- CAN 2.0 扩展帧
  - 配置帧 ID；
  - 配置帧 IDE 位=1，标识当前帧为扩展帧；
  - 配置帧 RTR 位=0，标识当前帧非远程帧；
  - 配置帧 FDF 位=0，标识当前帧为 CAN 2.0 帧；
  - 配置帧 DLC，标识当前帧数据长度；
  - 配置帧数据；
  - 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
  - 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：
    - 设置 CFG_STAT.TPE=1 启动发送;
    - 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
  - 或启动 TBUF1~15 传输：
    - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
    - 设置 CFG_STAT.TSALL=1 启动发送
    - 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
- CAN 2.0 扩展远程帧
  - 配置帧 ID；
  - 配置帧 IDE 位=1，标识当前帧为扩展帧；
  - 配置帧 RTR 位=1，标识当前帧为远程帧；
  - 配置帧 FDF 位=0，标识当前帧为 CAN 2.0 帧，CAN FD 中没有远程帧；
  - 配置帧 DLC，远程帧不携带数据；
  - 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
  - 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：
    - 设置 CFG_STAT.TPE=1 启动发送;

- ✧ 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

➢ 或启动 TBUF1~15 传输：

- ✧ 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
- ✧ 设置 CFG_STAT.TSALL=1 启动发送
- ✧ 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- CAN FD 标准帧

➢ 配置帧 ID；

➢ 配置帧 IDE 位=0，标识当前帧非扩展帧；

➢ 配置帧 RTR 位=0，标识当前帧非远程帧，CAN FD 中没有远程帧；

➢ 配置帧 DLC，标识当前帧数据长度；

➢ 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；

➢ 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：

- ✧ 设置 CFG_STAT.TPE=1 启动发送;
- ✧ 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

➢ 或启动 TBUF1~15 传输：

- ✧ 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
- ✧ 设置 CFG_STAT.TSALL=1 启动发送
- ✧ 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- CAN FD 扩展帧

➢ 配置帧 ID；

➢ 配置帧 IDE 位=1，标识当前帧为扩展帧；

➢ 配置帧 RTR 位=0，标识当前帧非远程帧，CAN FD 中没有远程帧；

➢ 配置帧 DLC，标识当前帧数据长度；

➢ 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；

- 帧信息写入 TBUF0 缓存则，启动 TBUF0 传输：
  - 设置 CFG_STAT.TPE=1 启动发送;
  - 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
- 或启动 TBUF1~15 传输：
  - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF
  - 设置 CFG_STAT.TSALL=1 启动发送
  - 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

4.6.9 发送帧

4.6.9.1 功能说明

发送帧有 2 种发送方式，一种通过配置 TBUF 传输的方式发送；另一种通过 TTCAN 定时触发的方式发送。

4.6.9.1.1 配置 TBUF 发送

TBUF 缓存分为两个传输缓冲区(TB)。主要缓存(TBUF0)具有更高的优先级，但只能缓存一个帧。缓存(TBUF1~15)的优先级较低。它可以在 FIFO 或优先模式下工作。TBUF0 和 TBUF1~15 之间的优先级决定是固定的，完全独立于 CANFD 总线仲裁。总线仲裁是基于帧的 ID 优先级决定。

可以命令 TBUF1~15 传输一个或所有存储的帧。在 FIFO 模式下，每次传输时，缓冲区内先进缓存 TBUF1~15 的帧先传输。在优先级模式下，这个缓冲区内优先级最高的帧首先被传输。

不管帧 ID 是什么，位于 TBUF0 中的帧对于 CANFD 协议机来说总是比 TBUF1~15 中的帧具有更高的优先级。TBUF0 传输停止并延迟 TBUF1~15 传输。TBUF0 帧传输成功后，会自动重启 TBUF1~15 传输。高优先级的帧不会中断正在传输的帧。

使用 TBUF0 传输中断 TBUF1~15 传输可能发生在以下情况：

- 如果 TBUF1~15 输出所有存储的帧，协议机决定在 TBUF1~15 传输完成之前命令 TBUF0 传输；
- 如果 TBUF1~15 输出单帧，在 TBUF1~15 传输完成之前，协议机决定命令 TBUF0 传输；
- 如果无等待的传输帧，协议机无需决定 TBUF 的传输顺序；

- 具有相同优先级的帧写入 TBUF1~15，那么最先写入的帧先被发送。

4.6.9.1.2 传输中止

通过设置 TPA 或者 TSA 来，中止还未启动的 TBUF 传输，通过这种方式避免了高优先级消失长时间占用，而撤销高优先级消失的传输。

传输中止，只能中止还未传输的帧，并不是还未传输完成的帧，具体描述如下：

- 如果帧传输完成，或者正常传输完成，则不会中止传输；
- CANFD 节点未接收到确认的传输失败后，错误计数器收到新的错误信号，则执行中止；
- 如果 TBUF1~15 中还剩下至少一个帧，而主机已经配置发送所有帧（TSALL = 1），则向主机发送完成的帧以及中止。
- 配置 TPA，中止 TBUF0 传输，但是帧数据仍然在 TBUF0 中，并且 TPE=0。
- 配置 TSA，中止 TBUF1~15 传输，对应的 TBUF1~15 的缓存会更新，导致 TBUF1~15 丢失；

4.6.9.1.3 定时触发

定时触发 TTCAN 是 ISO 11898-4 的一种操作模式，其中帧将仅在预定义的时间窗口传输，对应触发类型如下。

- TTYPE_IMME 类型，立即发送，默认采用这种类型；
- TTYPE_TIME 类型，不指定槽触发，采用 TBUF 定时触发；
- TTYPE_TSS 类型，定时触发；
- TTYPE_TSTART 类型，仲裁时间窗口(几个节点可能会发送一个帧并进行仲裁)；
- TTYPE_TSTOP 类型，用于合并仲裁时间窗口的传输停止触发器。

定时触发式在 TTCAN 模式下，TBUF 无优先级，每个 TBUF 的槽都可以由主机指定传输，每个槽都可以定义为已填充或者空。

主机可以将消息指定任意一个缓冲槽进行收发，帧将仅在预定义的时间窗口传输，触发的时间来自协议时钟，触发时间的计数时钟计算如下：

$$\frac{f_{can_clk(Mhz)}}{(2^{T_PRSEC}) \times (s_presc + 1) \times ((S_SEG1 + 2) + (S_SEG2 + 1))}$$

定时触发模式下，帧将在预定的时间窗口传输，每次参考信息配置 REF_MSG_0~REF_MSG_3 寄存器中 ID 和 IDE 位，与发送帧 ID 匹配时，更窗口时间，每次窗口时间会导致周期时间变换，而触发时间与周期时间有关，具体时序描述如下图。



图 4-161 定时触发时序

图中每帧数据的发送前，都会与参考 ID 比较，匹配则为参考 ID 的帧，具体说明如下。

- 每次窗口时间更新，都是 ID 匹配时 SOF 所在的计数时间值；
- 每次周期时间更新，都是 ID 匹配的 SOF 计数时间值减当前周期时间值；
- 触发时间就是帧启动 SOF 位的周期时间。

对应触发类型特性如下。

- TTYPE_IMME 类型特性
  - 启动传输：发送缓存 TBUF 非空，则立即触发，无须等待配置的触发时间；
  - 产生触发错误使能情况下，标识 TEIF 位；
    - 触发时间小于（<）周期时间，则产生触发错误；
    - 发送缓存 TBUF 为空；
  - 在触发时间等于周期时间时，使能情况下，标识 TTIF 位；
- TTYPE_TIME 类型，空闲窗口时间；
- TTYPE_TSS 类型特性
  - 启动传输：更新触发时间小于（<）周期时间
    - 标识 TSSS 位；

- ✧ 启动传输，但是还未触发；
- ✧ 等待触发时间等于（==）周期时间，触发传输，使能情况下，标识 TTIF 位；

➢ 产生触发错误，使能情况下，标识 TEIF 位

- ✧ 更新触发时间小于（<）周期时间；
- ✧ 在触发时间等于周期时间的条件下，发送缓存 TBUF 为空；

➢ 传输停止

- ✧ 更新触发时间+单次触发的数量 TEW+1==周期时间，并且在帧还未触发的条件下，停止帧传输。

● TTYPE_TSTART 类型特性

➢ 启动传输：配置触发时间小于（<）周期时间

- ✧ 标识 TSSS 位；
- ✧ 启动传输，但是还未触发；
- ✧ 等待触发时间等于（==）周期时间，触发传输，使能情况下，标识 TTIF 位；

➢ 产生错误触发，使能情况下，标识 TEIF 位

- ✧ 更新触发时间小于（<）周期时间；
- ✧ 在触发时间等于（=）周期时间的条件下，TBUF1~15 为空；

● TTYPE_TSTOP 类型特性

➢ 传输停止（tt_tsa_i）：

- ✧ 更新触发时间等于（=）周期时间；
- ✧ 触发时间等于周期时间；

➢ 产生错误触发，使能情况下，标识 TEIF 位

- ✧ 更新触发时间小于（<）周期时间；

4.6.9.1.4 看门狗计时

通过配置 TT_WTRIG 寄存器，具体特性说明如下。

● 更新看门狗时间小于（<）周期时间，产生错误触发 TEIF；

- 更新看门狗时间等于（=）周期时间，产生 WTIF 标识；

看门狗时间用于监控距离上次窗口时间的时间是否过长，防止设置的触发时间过短，而导致停止触发。

4.6.9.1.5 位时序

CAN 2.0B 定义了高达 1Mbit/s 的数据比特率。对于 CAN FD 没有固定的限制，可以通过位时序寄存器（SEG1、SEG2、SJW、presc）配置调整数据的比特率。CANFD 比特时间 BT 由几个时间段组成，如图 4-162。



图 4-162 位采样中时间分隔

波特率 Mbit/s 计算方法：

$$\frac{f_{can_clk(Mhz)}}{(SEG1 + 2 + SEG2 + 1) \times (presc + 1)}$$

CANFD 的位时序配置范围如下表所示，并检查是否满足所有规则，但是提供比 CAN2.0 规范所定义的更广泛的配置范围。

表 4-145 CANFD 时序分隔（有效配置范围）

时间段	TQ时间范围	描述
tSEG1	2~65TQ	CAN 2.0比特率（慢）
	2~65TQ	CAN FD标准比特率（慢）
	2~17TQ	CAN FD数据比特率（快）
tSEG2	1~8TQ	tSEG1 >= tSEG2 +2 CAN 2.0比特率（慢）
	1~32TQ	tSEG1 >= tSEG2 +2 CAN FD标准比特率（慢）
	1~8TQ	tSEG1 >= tSEG2 +1 CAN FD数据比特率（快）
tSJW	1~16TQ	tSEG2 >= tSJW CAN 2.0比特率（慢）
	1~16TQ	tSEG2 >= tSJW CAN FD标准比特率（慢）
	1~8TQ	tSEG2 >= tSJW CAN FD数据比特率（快）

对于慢 CAN 2.0 比特率和 CANFD 标准比特率（慢），通过设置 S_SEG1、S_SEG2、S_SJW 寄存

器定义适当的长度，对于 CANFD（快）数据比特率，通过设置 F_SEG1、F_SEG2、F_SJW 寄存器都有效，具体配置如下表。

表 4-146 CANFD 比特率配置

配置	慢	快
tSEG1	(S_SEG1 + 2)*TQ	(F_SEG1 + 2)*TQ
tSEG2	(S_SEG2 + 1)*TQ	(F_SEG2 + 1)*TQ
tSJW	(S_SJW + 1)*TQ	(F_SJW + 1)*TQ
nprescaler	S_PRESC+1	F_PRESC+1

CAN FD 在 BRS 位的采样点从慢标称比特率切换到快速度比特率，并在 CRC 分隔符位的采样点切回。

一个合适的比特率配置，时间量子单元 TQ，ftq_clk=fcan_clk/presc，比特时间 BT_TIME，采样点和同步跳转宽度 SJW 将都由 TQ 表示，如下图所示。



图 4-163 位采样中时间分隔

一些配置 SEG1、SEG2、SJW 的建议：

- 采样点在比特时间的中间稍微晚点，SEG1 略大于 SEG2；
- 同步跳转 SJW 宽度不能大于 SEG2，如果 SJW 太小，那么 CANFD 节点可能会太慢，而无法同步；如果 SJW 太大，那么 CANFD 节点可能会经常同步，建议 SJW 是 SEG2 的一半长。

CANFD 总线上的节点应该都设置成类似。

4.6.9.2 配置说明

- TBUF0 传输
  - 配置 CFG_STAT.TBSEL=0，选择主要缓存区 TBUF0，CFG_STATD.TPE=0；
  - 配置 RTINTFE.TPIE=1，设置中断使能位；
  - 将帧信息对应写入 TBUF 地址空间：0x28~0x4b；
  - 设置 CFG_STAT.TPE=1，CFG_STAT.TSONE=0，CFG_STAT.TSALL=0，启动发送；

- 检测 RTINTFE.TPIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

- TBUF1~15 FIFO 模式
  - 配置 CTRL.TSMODE=0，设置 TBUF1~15 为 FIFO 模式；
  - 配置 CFG_STAT.TBSEL=1，选择次要缓冲区 TBUF1~15，CFG_STAT.TPE=0;
  - 设置中断使能位 RTINTFE.TSIE=1;
  - 配置 CFG_STAT.TSALL 传输所有辅助帧：
    - 将帧对应写入 TBUF 地址空间：0x28~0x4b；
    - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF1~15；
    - 可以循环多次将帧写入 TBUF 中，并且写完成后，配置 CFG_STAT.TSNEXT=1
    - 设置 CFG_STAT.TPE=0，CFG_STAT.TSONE=0，CFG_STAT.TSALL=1，启动发送；
    - TBUF1~15 全部传输完成，为空时，设置产生传输完成中断标识 TSIF。
  - 配置 CFG_STAT.TSONE 传输辅助帧：
    - 将帧对应写入 TBUF 地址空间：0x28~0x4b；
    - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF1~15；
    - 设置 CFG_STAT.TPE=0，CFG_STAT.TSONE=1，CFG_STAT.TSALL=0，启动发送；
    - 若 TSONE=1 则完成一条报文传输后设置 TSIF。
- TBUF1~15 优先级模式
  - 配置 CTRL.TSMODE=1，设置 TBUF1~15 为优先级模式；
  - 配置 CFG_STAT.TBSEL=1，选择次要缓冲区 TBUF1~15，CFG_STAT.TPE=0;
  - 设置中断使能位 RTINTFE.TSIE=1;
  - 将帧对应写入 TBUF 地址空间：0x28~0x4b；
  - 设置 CFG_STAT.TSNEXT=1 指向下一次写入缓存的 TBUF1~15；

- 设置 CFG_STAT.TPE=0，CFG_STAT.TSONE=0，CFG_STAT.TSALL=1，启动发送；
- 若 TSONE=1 则完成一条报文传输后设置 TSIF，若 TSALL=1 则 TBUF1~15 为空时设置 TSIF。

- TBUF0 和 TBUF1~15 同时使用
  - 配置 CTRL.TSMODE=0，设置 TBUF1~15 为优先级模式；
  - 配置 CFG_STAT.TBSEL=0，选择主要缓冲区 TBUF0；
  - 配置 TPE=0，TSONE=0，TSALL=0；
  - 将帧对应写入 TBUF 地址空间；
  - 配置 CFG_STAT.TBSEL=1，选择次要缓冲区 TBUF1~15；
  - 将帧对应写入 TBUF 地址空间；
  - 配置 TPE=0，TSONE=0，TSALL=1，对 TBUF1~15 中帧进行全部传输；
  - 未传输完成，启动 TBUF0 传输，此时 TBUF0 优先传输。
- TTCAN 模式

定时触发模式下帧的触发类型分为：

- 类型一：对于立即传输的立即触发器；
  - 配置 CTRL.TTTBM=1/0，设置帧信息存储方式；
  - 配置 TTCFG_TBPTR.TTEN=1，启动定时触发模式；
  - 配置 TTCFG_TBPTR.TTIF=1，清除触发中断标志；
  - 配置 TTCFG_TBPTR.TEIF=1，清除触发错误中断标志；
  - 配置 TTCFG_TBPTR.WTIF=1，清除看门狗中断标志；
  - 配置触发类型 TRIG_CFG.TTYPE=0；
  - 在配置 CTRL.TTTBM=1 的条件下：
    - 配置 TTCFG_TBPTR.TBPTR 为，指定 TBUF0~15 中某个槽做写入槽；
    - 将帧信息写入 TBUF 地址空间：0x28~0x4b，将 TBPTR 指向的槽填充，并且配

置 TTCFG_TBPTR.TBF 标识该槽为填充；

- ✓ 配置 TRIG_CFG.TTPTR，指定 TBUF0~15 中某个槽做发送；
- ✓ 配置 TT_TRIG，指定发送的时间，不过该为立即触发模式，所以该位配置无效，但是如果配置时间小于周期时间会产生触发错误中断；
- ✓ 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。

✧ 在配置 CTRL.TTTBM=0 的条件下：

- ✓ 配置触发类型 TRIG_CFG.TTYPE；
- ✓ 配置 TT_TRIG，指定发送的时间，不过该为立即触发模式，所以该位配置无效，但是如果配置时间小于周期时间会产生触发错误中断；
- ✓ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置；

➢ 类型二：对接收触发器的时间触发器；

- ✧ 配置 CTRL.TTTBM=1/0，设置帧信息存储方式；
- ✧ 配置 TTCFG_TBPTR.TTEN=1，启动定时触发模式；
- ✧ 配置 TTCFG_TBPTR.TTIF=1，清除触发中断标志；
- ✧ 配置 TTCFG_TBPTR.TEIF=1，清除触发错误中断标志；
- ✧ 配置 TTCFG_TBPTR.WTIF=1，清除看门狗中断标志；
- ✧ 配置触发类型 TRIG_CFG.TTYPE=1；
- ✧ 只在配置 CTRL.TTTBM=0 的条件下有效：
  - ✓ 配置触发类型 TRIG_CFG.TTYPE；
  - ✓ 配置 TT_TRIG，指定发送的时间，指定时间触发；
  - ✓ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置；

➢ 类型三：对于用于独占时间窗口的单次发射触发器；

- ✧ 配置 CTRL.TTTBM=1/0，设置帧信息存储方式；
- ✧ 配置 TTCFG_TBPTR.TTEN=1，启动定时触发模式；

- ✧ 配置 TTCFG_TBPTR.TTIF=1，清除触发中断标志；
- ✧ 配置 TTCFG_TBPTR.TEIF=1，清除触发错误中断标志；
- ✧ 配置 TTCFG_TBPTR.WTIF=1，清除看门狗中断标志；
- ✧ 配置触发类型 TRIG_CFG.TTYPE=2；
- ✧ 配置 TRIG_CFG.TEW=0~15，配置触发发送的窗口延迟时间；
- ✧ 在配置 CTRL.TTTBM=1 的条件下：
  - ✓ 配置 TTCFG_TBPTR.TBPTR 为，指定 TBUF0~15 中某个槽做写入槽；
  - ✓ 将帧信息写入 TBUF 地址空间：0x28~0x4b，将 TBPTR 指向的槽填充，并且配置 TTCFG_TBPTR.TBF 标识该槽为填充；
  - ✓ 配置 TRIG_CFG.TTPTR，指定 TBUF0~15 中某个槽做发送；
  - ✓ 配置 TT_TRIG，指定发送的时间，如果在 TT_TRIG~（TT_TRIG+TEW+16）时间窗口内未发送，则停止发送，检测 RTINTFE.AIF 位是否拉高，拉高则传输停止；
  - ✓ 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
- ✧ 在配置 CTRL.TTTBM=0 的条件下：
  - ✓ 配置触发类型 TRIG_CFG.TTYPE；
  - ✓ 配置 TT_TRIG，指定发送的时间，不过该位配置无效，但是如果配置时间小于周期时间会产生触发错误中断；
  - ✓ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置。

➢ 类型四：合并仲裁时间窗口的传输启动触发器；

- ✧ 配置 CTRL.TTTBM=1/0，设置帧信息存储方式；
- ✧ 配置 TTCFG_TBPTR.TTEN=1，启动定时触发模式；
- ✧ 配置 TTCFG_TBPTR.TTIF=1，清除触发中断标志；
- ✧ 配置 TTCFG_TBPTR.TEIF=1，清除触发错误中断标志；

- ✧ 配置 TTCFG_TBPTR.WTIF=1，清除看门狗中断标志；
- ✧ 配置触发类型 TRIG_CFG.TTYPE=3；
- ✧ 在配置 CTRL.TTTBM=1 的条件下：
  - ✓ 配置 TTCFG_TBPTR.TBPTR 为，指定 TBUF0~15 中某个槽做写入槽；
  - ✓ 将帧信息写入 TBUF 地址空间：0x28~0x4b，将 TBPTR 指向的槽填充，并且配置 TTCFG_TBPTR.TBF 标识该槽为填充；
  - ✓ 配置 TRIG_CFG.TTPTR，指定 TBUF0~15 中某个槽做发送；
  - ✓ 配置 TT_TRIG，指定发送的时间；
  - ✓ 检测 RTINTFE.TSIF 位是否拉高，拉高则传输完成，并且产生传输完成中断。
- ✧ 在配置 CTRL.TTTBM=0 的条件下：
  - ✓ 配置触发类型 TRIG_CFG.TTYPE；
  - ✓ 配置 TT_TRIG，指定发送的时间，不过该位配置无效，但是如果配置时间小于周期时间会产生触发错误中断；
  - ✓ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置；

➢ 类型五：用于合并仲裁时间窗口的传输停止触发器。

- ✧ 配置 CTRL.TTTBM=1/0，设置帧信息存储方式；
- ✧ 配置 TTCFG_TBPTR.TTEN=1，启动定时触发模式；
- ✧ 配置 TTCFG_TBPTR.TTIF=1，清除触发中断标志；
- ✧ 配置 TTCFG_TBPTR.TEIF=1，清除触发错误中断标志；
- ✧ 配置 TTCFG_TBPTR.WTIF=1，清除看门狗中断标志；
- ✧ 配置触发类型 TRIG_CFG.TTYPE=4；
- ✧ 在配置 CTRL.TTTBM=1 的条件下：
  - ✓ 配置 TTCFG_TBPTR.TBPTR 为，指定 TBUF0~15 中某个槽做写入槽；
  - ✓ 将帧信息写入 TBUF 地址空间：0x28~0x4b，将 TBPTR 指向的槽填充，并且配

置 TTCFG_TBPTR.TBF 标识该槽为填充；

- ✓ 配置 TRIG_CFG.TTPTR，指定 TBUF0~15 中某个槽做发送；
- ✓ 配置 TT_TRIG，指定停止发送时间，周期时间等于触发时间 TT_TRIG，检测 TTCFG_TBPTR.TEIF 位是否拉，拉高表示则到达周期时间；再检测 RTINTFE.AIF 位是否拉高，拉高则传输停止；

✧ 在配置 CTRL.TTTBM=0 的条件下：

- ✓ 配置触发类型 TRIG_CFG.TTYPE；
- ✓ 配置 TT_TRIG，指定发送的时间，不过该位配置无效，但是如果配置时间小于周期时间会产生触发错误中断；
- ✓ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置。

4.6.10 CIA603 时间戳

4.6.10.1 功能说明

在 603 规范中定义了 CANFD 的自动化（CIA）使用至少 16 位的时间戳方法，CIA603 的时间戳是一个外部自由运行的 64 位计时器。

时间戳产生事件请求、事件类型 SOF 或者 EOF、定时计数值，在定时器时钟、CANFD 协议时钟、主机时钟之间切换，最终产生的定时值分别存存在帧的 RTS、TTS 寄存器中，主机可以读取。

4.6.10.2 配置说明

时间戳配置类型和说明如下：

- 类型一：时间戳位置为 SOF
  - ➢ 配置 CIA_ACF_CFG.TIMEPOS=0，设置时间戳位置为 SOF；
  - ➢ 配置 CIA_ACF_CFG.TIMEEN=1，设置时间戳使能；
  - ➢ 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置。
- 类型二：时间戳位置为 EOF
  - ➢ 配置 CIA_ACF_CFG.TIMEPOS=1，设置时间戳位置为 EOF；

- 配置 CIA_ACF_CFG.TIMEEN=1，设置时间戳使能；
- 配置发送类型是 TBUF0 发送，或 TBUF1~15 发送，按照对应的发送模式配置。

时间戳是具有一个对时钟周期计数的定时器，在 SOF 或 EOF 处获取时间戳并存储在 RTS 或 TTS 中。

4.6.11 接收帧和滤波

4.6.11.1 功能说明

在 CANFD 网络中，只有一个节点可以传输具有特定标识符(ID)的报文。所有节点接收报文，节点主控制器必须决定它是否由适当的消息标识符寻址。为了减少主控制器的负载，在接收帧的过程中，通过使用接收滤波器，检查报文的 ID 是否匹配滤波 ID，每个接收滤波器的长度为 29 位，一共有 16 个滤波器。

CANFD 帧的标识符也用于 CANFD 总线仲裁。当具有较高优先级标识符的报文由另一个 CANFD 节点传输时，CANFD 协议机停止具有低优先级标识符的报文传输。CANFD 协议机器自动尝试在下一个可能的传输位置重新传输被停止的报文。

只要一条报文通过了其中一个过滤器，那么它将会被接收，并且将报文存入到 RBUF 中，如果接收中断使能 RIE，则 RIF 被置位。如果报文不被接收，则未设置 RIF，RBUF 槽的指针不会增加。未被接收的报文将被丢弃，并被下一条报文覆盖。存储的有效报文不会被任何未接收的报文覆盖。



图 4-164 过滤流程图

滤波 ID（ACODE），确认了接收特定报文，而接收掩码（AMASK）的每一位屏蔽对应 ACODE

位，在报文 ID 比较时该位被忽略，进一步扩展了 ACODE 滤波范围。

上电滤波器的 AE0 默认置位，AMASK0 默认全 1，也就是会接收所有报文。

4.6.11.2 配置说明

- 接收滤波
  - 配置 ACF_EN，开启接收过滤器使能；
  - 配置 ACF_x.AMASK，定义需要比较需要屏蔽的位；
  - 配置 ACF_x.ACODE，定义需要比较位所对应的值；
  - 接收到报文 ID 轮询过滤掉 ACF_x.AMASK 需要比较位的条件下，与 ACF_x.ACODE 一致，则接收缓存 RBUG0~15，则接收报文，否则不缓存报文，舍弃。

4.6.12 休眠模式

休眠模式的激活是通过 CFG_STAT.STBY 位，并且一旦激活休眠模式，则 CANFD 节点不能发送帧。

休眠模式下，通过 RX 接口监控 CANFD 总线的显性状态，显性状态下，CANFD 控制器会自动清除 CFG_STAT.STBY 位，此时 CANFD 节点从休眠模式进入唤醒模式，通过配置 TRAN 寄存器，定义的唤醒时间，在唤醒过程中 TX 无法发送 ACK 信号，唤醒成功后，会发送 ACK 信号，完成 CANFD 通信。

休眠模式启动配置说明。

- 休眠过程中，配置 TPE、TSONE、TSALL 位无效；
- CANFD 节点启动传输，则 STBY 配置无效；
- 检测 RX 端显性清除 STBY 位；
- 手动配置写 0，清除 STBY 位；

4.6.13 错误

CANFD 控制器内部有错误处理机制，不但能够自动消息重新传输和自动删除收到的错误信息，并且还能给出错误类型标识和错误计数的值。

4.6.13.1 错误的状态和种类

CANFD 控制器有 3 种错误状态信息，具体如下。

- 主动错误：节点在检测到错误时自动传输主动错误帧；
  - 接收或发送错误计数小于 128；
  - 主动错误状态是可以正常进行 CANFD 总线通信的状态；
  - 主动错误如果没发现错误，该总线也被认为没有错误；
- 被动错误：易引起错误的状态；
  - 接收或发送错误计数大于 127；
  - 虽然进行 CANFD 总线通信，但会发送错误通知。
- 总线关闭状态
  - 发送错误计数大于 255；
  - 总线关闭，信息的接收和发送都被禁止；

上述 3 种错误状态，CANFD 控制器有两个错误计数器：发送和接收错误计数器。两者都按照 CANFD 规范的定义递增和递减，并且节点在达到 CANFD 规范定义的计数器级别时进入适当的错误状态。

如果出现错误，错误计数器将递增。可能由该节点引起的危险错误将导致计数器增加 8，可能由其他节点引起的错误将导致计数增加 1。有效的帧传输或有效的接收导致计数器递减。

在帧的传输过程中，产生错误帧，CANFD 协议机会重新启动传输，直到该帧被无错误传输，或者主机节点进入总线关闭。

错误帧是至少 6 个连续比特位，这对于其他节点来说是违反 CANFD 的位填充操作。

4.6.13.2 错误警告

通过配置 LIMIT_EINT.EWL 寄存器作为错误计数限制，发出警告，CANFD 控制器可以通过错误计数器警告的限制，做一些预防措施。

4.6.13.3 仲裁丢失错误

在帧传输仲裁段数据时，产生错误，CANFD 控制器可以通过 DELAY_EALCAP.ALC 确认仲裁丢失错误的位置。ALC[31:0]，最大值 31 位对应扩展帧的 RTR/RRS 位。

4.6.13.4 总线关闭状态

总线关闭状态为错误计数器值大于 255，并且可以通过检测 CFG_STAT.BUSOFF，获取总线关闭状态。

从总线关闭状态，激活总线方式如下。

- 通过系统复位;
- 接收检测到 128 次连续 11 个隐形位（高），让 CANFD 节点返回错误激活状态，进行复位。

节点在总线关闭状态，存在待发送的帧，则该帧将保持挂起状态。从总线关闭状态，到总线激活状态，则将启动挂起的帧。

4.6.13.5 错误标识

寄存器 DELAY_EALCAP.KOER2 位标识了错误类型，CANFD 总线上的错误，每次产生错误都会更新，也就是 KOER2 是最新的错误类型。

4.6.14 寄存器描述

CAN FD 地址空间（0x6C80~0x6F7F）内，地址空间内包括接收帧地址、发送帧地址、CAN FD 控制和状态寄存器地址、TIMER64 定时器寄存器地址、休眠模式启动发送 TRAN 的 32 位计时器的地址空间，具体寄存器偏移地址映射表如下。

表 4-147 CAN FD寄存器

地址偏移	寄存器名称	初始值	寄存器描述
0x0~0x27	RBUF	随机值	接收缓存寄存器，显示DSRAM中的随机值
0x28~0x4F	TBUF	随机值	发送缓存寄存器，显示DSRAM中的随机值
0x50	CFG_STAT	0x80	命令和状态寄存器
0x51	CTRL	0x90	控制寄存器
0x52	RTINTFE	0xFE	中断使能和标志寄存器
0x53	LIMIT_EINT	0x1B00	警告限制和错误中断寄存器
0x54	S_SEG	0x0203	慢速位定时寄存器
0x55	S_CFG	0x0102	慢速位配置寄存器
0x56	F_SEG	0x0203	快速位定时寄存器
0x57	F_CFG	0x0102	快速位配置寄存器
0x58	DELAY_EALCAP	0x0	传输延迟补偿和错误标志寄存器
0x59	ECNT	0x0	错误计数器

0x5A	CIA_ACF_CFG	0x200	CIA603和滤波配置寄存器
0x5B	ACF_EN	0x1	接收滤波使能寄存器
0x5C	ACF_0	随机值	接收代码/掩码寄存器0，显示DSRAM中的随机值，用户需要初始化配置为0x0/0x1FFF
0x5D	ACF_1	随机值	接收代码/掩码寄存器1，显示DSRAM中的随机值，用户需要初始化配置为0x0/0x1FFF
0x5E	Reserved	0x0	保留
0x5F	TTCFG_TBPTR	0x9000	时间触发配置和发送槽指针寄存器
0x60	REFID_0	0x0	参考ID寄存器0
0x61	REFID_1	0x0	参考ID寄存器1
0x62	TRIG_CFG	0x0	触发配置寄存器
0x63	TT_TRIG	0x0	触发时间寄存器
0x64	TT_WIRIG	0xFFFF	看门狗触发寄存器
0x65~0x6F	Reserved	0x00	保留
0x70	CANCFG	0x00	CAN 控制寄存器
0x71~0x7F	Reserved	0x00	保留
0x80	TIMERTIM0	0x00	定时器计数器0寄存器
0x81	TIMERTIM1	0x00	定时器计数器1寄存器
0x82	TIMERTIM2	0x00	定时器计数器2寄存器
0x83	TIMERTIM3	0x00	定时器计数器3寄存器
0x84	TIMERPRD0	0x0	定时器周期0寄存器
0x85	TIMERPRD1	0x0	定时器周期1寄存器
0x86	TIMERPRD2	0x0	定时器周期2寄存器
0x87	TIMERPRD3	0x0	定时器周期3寄存器
0x88	TIMERTCR	0x0	定时器控制寄存器
0x89	TIMERTPR0	0x0	定时器预分频寄存器
0x8A	TIMERTPR1	0x0	定时器分频寄存器
0x8B~0xFF	Reserved	0x00	保留
0x100	TRANCNT0	0x0	传输控制器计数器0寄存器
0x101	TRANCNT1	0x0	传输控制器计数器1寄存器
0x102	TRANPRD0	0xFFFF	传输控制器周期0寄存器
0x103	TRANPRD1	0x0	传输控制器周期1寄存器
0x104	TRANTPR0	0x0	传输控制器分频0寄存器
0x105	TRANTPR1	0x0	传输控制器分频1寄存器
0x106~0x2FF	Reserved	0x00	保留

4.6.14.1 接收帧寄存器（RBUF）

RBUF 存储在 DSRAM 中，RBUF 显示的默认值都是 DSRAM 中的随机值，下面寄存器中描述的默认值 0x0，是在 DSRAM 上电后所有值都是 0x0 的情况，DSRAM 中 RBUF 缓存只有后续接收帧进行对应位置的更新。

表 4-148 RBUF映射表

地址	名称
288~307	RBUF0+RTS[63:0]
308~327	RBUF1+RTS[63:0]
328~347	RBUF2+RTS[63:0]
348~367	RBUF3+RTS[63:0]
368~387	RBUF4+RTS[63:0]
388~407	RBUF5+RTS[63:0]
408~427	RBUF6+RTS[63:0]
428~447	RBUF7+RTS[63:0]
448~467	RBUF8+RTS[63:0]
468~487	RBUF9+RTS[63:0]
488~507	RBUF10+RTS[63:0]
508~527	RBUF11+RTS[63:0]
528~547	RBUF12+RTS[63:0]

548~567	RBUF13+RTS[63:0]
568~587	RBUF14+RTS[63:0]
588~607	RBUF15+RTS[63:0]

4.6.14.1.1 接收帧的 ID 寄存器 0

接收帧的 ID 寄存器 0 用于存储接收帧的 ID 信息，标准帧 ID 有效宽度是 11 位，扩展帧 ID 有效宽度是 29 位，该寄存器地址（0x0），具体说明如下。



图 4-165 接收帧 ID 寄存器 0

表 4-149 接收帧 ID 寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:8	ID[15:8]	R	0h	[10:8] 扩展帧和标准帧的ID有效信号位 [15:11] 扩展帧ID有效信号位、标准帧的保留位
7:0	ID[7:0]	R	0h	扩展帧和标准帧的ID有效信号位

4.6.14.1.2 接收帧的 ID 寄存器 1

接收帧的 ID 寄存器 1 用于存储接收帧的 ID 和报错类型信息，只有接收帧是扩展帧的条件下 ID 信息为有效宽度，该寄存器地址（0x1），具体说明如下。

图 4-166 接收帧 ID 寄存器 1

表 4-150 接收帧ID寄存器1位域描述

位域	位名	类型	初始值	描述
15	ESI	R	0h	0：CANFD节点是错误主动 1：CANFD节点是错误被动 ESI在RBUF中对于CAN 2.0帧总是很低的。 传输的错误状态显示为寄存器ERRINT中的位EPASS。 错误状态指示符,这是RBUF的只读状态位，在TBUF中不可用。协议机会自动将正确的ESI帧值嵌入到传输的帧中。 ESI只包含在CAN FD帧中，而不存在于CAN 2.0帧中。
14:13	Reserved	R	0h	保留位
12:0	ID[28:16]	R	0h	扩展帧ID有效信号的[28:16]位 标准帧ID为保留位。

4.6.14.1.3 接收帧的状态寄存器

接收帧的 ID 寄存器 2 用于存储错误类型、节点总线连接标识和接收帧 DLC、BRS、FDF/EDL、

RTR、IDE 状态位信息，该寄存器地址（0x2），具体说明如下。



图 4-167 接收帧状态寄存器

表 4-151 接收帧状态寄存器位域描述

位域	位名	类型	初始值	描述
15:13	KOER	R	0h	错误类型（错误代码） 000-无错误 001-位错误 010-表单错误 011-填充错误 100-确认错误 101-CRC错误 110-其他错误（自身错误标志之后的主要位、接收到的活动错误标志太长，ACK错误之后的被动错误标志期间的主要位） 111-保留 KOER会根据每个新错误进行更新。因此，当帧被成功发送或接收时，它保持不变。
12	TX	R	0h	标识节点连接到总线，传输帧。如果节点连接到总线，那么它的TX位在其RX输入上可见。
11:8	Reserved	R	0h	保留位
7	IDE	R	0h	标识符扩展 0：标准格式：ID（10：0） 1：扩展格式：ID（28：0）
6	RTR	R	0h	远程传输请求 0：数据帧 1：远程帧 仅CAN 2.0帧可以是远程帧。CAN FD的没有远程帧。因此，如果TBUF和RBUF中的FDF=为1，则RTR被强制设置为0。 如果用位RRS=1接收到CAN FD帧，则忽略它，期望接收数据有效载荷，RBUF中的RTR被覆盖，但用RRS=1计算该帧的CRC。
5	FDF/EDL	R	0h	CAN FD和CAN2.0帧的标识： 0：CAN2.0帧（最多8字节有效负载） 1：CANFD帧（最多64字节有效负载）
4	BRS	R	0h	比特率快慢开关 0：整个帧的标称/慢位率 1：切换到数据有效载荷和CRC的数据/快速比特率 只有CAN FD帧可以切换比特率。因此，如果FDF=为0，BRS将被强制设置为0
3:0	DLC	R	0h	RBUF和TBUF中的数据长度段（DLC）： 一帧数据报文最多只能携带8个字节的数据内容 CAN2.0标准帧数据段字节长度： 0~8h：数据段数据长度0~8字节； 9~Fh：数据段数据长度8字节 CANFD FD数据段字节长度： 0~8h：数据段数据长度0~8字节； 9h：数据段数据长度12字节； Ah：数据段数据长度16字节； Bh：数据段数据长度20字节； Ch：数据段数据长度24字节； Dh：数据段数据长度32字节； Eh：数据段数据长度48字节；

				Fh：数据段数据长度64字节；

4.6.14.1.4 CYCLE_TIME 寄存器

TTCAN 时间戳 CYCLE_TIME 将仅在 TTCAN 模式下存储在 RBUF 中。这是在此帧的 SOF 处的循环时间。该寄存器地址（0x3），具体说明如下。



图 4-168 CYCLE_TIME 寄存器

表 4-152 CYCLE_TIME 寄存器位域描述

位域	位名	类型	初始值	描述
15:8	CYCLE_TIMER[15:8]	R	0h	SOF的循环时间寄存器的[15:8]位
7:0	CYCLE_TIMER [7:0]	R	0h	SOF的循环时间寄存器的[7:0]位

4.6.14.1.5 接收帧的数据寄存器

接收帧的数据寄存器用于存储接收帧的数据信息，CAN 2.0 帧数据最大长度是 8 字节，CAN FD 帧数据最大长度是 64 字节，该寄存器地址（0x4~0x23），具体说明如下。



图 4-169 数据寄存器 0~3

表 4-153 数据寄存器 0~3 位域描述

位域	位名	类型	初始值	描述
15:8	d63[7:0]	R	0h	数据帧的63个字节数据
7:0	d62[7:0]	R	0h	数据帧的62个字节数据
				……
15:8	d1[7:0]	R	0h	数据帧的1个字节数据
7:0	d0[7:0]	R	0h	数据帧的0个字节数据

4.6.14.1.6 CIA603 时间戳寄存器

CiA 603 时间戳寄存器是 64 位接收时间戳（RTS）寄存器，该寄存器地址（0x24~0x27），具体说明如下。

15	8	7	0
RTS1[7:0]		RTS0[7:0]	
.....			
RTS7[7:0]		RTS6[7:0]	
R-0h		R-0h	

图 4-170 时间戳寄存器

表 4-154 时间戳寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RTS7[7:0]	R	0h	CIA 603数据的[63:56]位域
7:0	RTS6[7:0]	R	0h	CIA 603数据的[55:48]位域
… …				
15:8	RTS1[7:0]	R	0h	CIA 603数据的[15:8]位域
7:0	RTS0[7:0]	R	0h	CIA 603数据的[7:0]位域

4.6.14.2 发送帧寄存器（TBUF）

接收帧 TBUF 映射到 CANFD 内部的 DSRAM（640x32bit）的地址空间分布。

TBUF 存储在 DSRAM 中，TBUF 显示的默认值都是 DSRAM 中的随机值，下面寄存器中描述的默认值 0x0，是在 DSRAM 上电后所有值都是 0x0 的情况，DSRAM 中 TBUF 缓存只有后续写入发送帧，才能启动进行对应位置的更新。

表 4-155 TBUF 映射表

地址	名称
0~17	TBUF0
18~35	TBUF1
36~53	TBUF2
54~71	TBUF3
72~89	TBUF4
90~107	TBUF5
108~125	TBUF6
126~143	TBUF7
144~161	TBUF8
162~179	TBUF9
180~197	TBUF10
198~215	TBUF11
216~233	TBUF12
234~251	TBUF13
252~269	TBUF14
270~287	TBUF15

4.6.14.2.1 发送帧的 ID 寄存器 0

发送帧的 ID 寄存器 0 用于存储接收帧的 ID 信息，标准帧 ID 有效宽度是 11 位，扩展帧 ID 有效宽度是 29 位，该寄存器地址（0x28），具体说明如下。



图 4-171 发送帧 ID 寄存器 0

表 4-156 发送帧 ID 寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:8	ID[15:8]	R/W	0h	帧类型为扩展帧： [15:8] 扩展帧ID有效信号位 帧类型为标准帧： [10:8] 标准帧的ID有效信号位 [15:11] 标准帧的保留位
7:0	ID[7:0]	R/W	0h	扩展帧和标准帧的ID有效信号位

4.6.14.2.2 发送帧的 ID 寄存器 1

发送帧的 ID 寄存器 1 用于存储接收帧的 ID 和报错类型信息，只有发送帧是扩展帧的条件下 ID 信息为有效宽度，该寄存器地址（0x29），具体说明如下。



图 4-172 发送帧 ID 寄存器 1

表 4-157 发送帧 ID 寄存器 1 位域描述

位域	位名	类型	初始值	描述
15	ESI	R/W	0h	0：CANFD节点是错误主动 1：CANFD节点是错误被动 ESI在RBUF中对于CAN 2.0帧总是很低的。 传输的错误状态显示为寄存器ERRINT中的位EPASS。 错误状态指示符,这是RBUF的只读状态位，在TBUF中不可用。协议机会自动将正确的ESI帧值嵌入到传输的帧中。 ESI只包含在CAN FD帧中，而不存在于CAN 2.0帧中。
14:13	Reserved	R	0h	保留位
12:0	ID[28:16]	R/W	0h	扩展帧ID有效信号的[28:16]位 标准帧ID为保留位。

4.6.14.2.3 发送帧的状态寄存器

发送帧的 ID 寄存器用于存储错误类型、节点总线连接标识和发送帧 DLC、BRS、FDF/EDL、RTR、IDE 状态位信息，该寄存器地址（0x2a），具体说明如下。



图 4-173 发送帧状态寄存器

表 4-158 发送帧状态寄存器位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R/W	0h	保留位
7	IDE	R/W	0h	标识符扩展 0：标准格式：ID（10：0） 1：扩展格式：ID（28：0）
6	RTR	R/W	0h	远程传输请求 0：数据帧 1：远程帧 仅CAN 2.0帧可以是远程帧。CAN FD的没有远程帧。因此，如果TBUF和RBUF中的FDF=为1，则RTR被强制设置为0。 如果用位RRS=1接收到CAN FD帧，则忽略它，期望接收数据有效载荷，RBUF中的RTR被覆盖，但用RRS=1计算该帧的CRC。
5	FDF/EDL	R/W	0h	CAN FD和CAN2.0帧的标识： 0：CAN2.0帧（最多8字节有效负载） 1：CANFD帧（最多64字节有效负载）
4	BRS	R/W	0h	比特率快慢开关 0：整个帧的标称/慢位率 1：切换到数据有效载荷和CRC的数据/快速比特率 只有CAN FD帧可以切换比特率。因此，如果FDF=为0，BRS将被强制设置为0
3:0	DLC	R/W	0h	RBUF和TBUF中的数据长度段（DLC）： 一帧数据报文最多只能携带8个字节的数据内容 CAN2.0标准帧数据段字节长度： 0~8h：数据段数据长度0~8字节； 9~Fh：数据段数据长度8字节 CANFD FD数据段字节长度： 0~8h：数据段数据长度0~8字节； 9h：数据段数据长度12字节； Ah：数据段数据长度16字节； Bh：数据段数据长度20字节； Ch：数据段数据长度24字节； Dh：数据段数据长度32字节； Eh：数据段数据长度48字节； Fh：数据段数据长度64字节；

4.6.14.2.4 TBUF 保留寄存器

在 RBUF 寄存器中该寄存器地址（0x2B）为保留，可读写，具体说明如下。



图 4-174 TBUF 保留寄存器

表 4-159 TBUF 保留寄存器位域描述

位域	位名	类型	初始值	描述
15:0	Reserved	R/W	0h	保留

4.6.14.2.5 发送帧的数据寄存器

发送帧的数据寄存器用于存储发送帧的数据信息，CAN 2.0 帧数据最大长度是 8 字节，CAN FD 帧数据最大长度是 64 字节，该寄存器地址（0x2c~0x4b），具体说明如下。



图 4-175 数据寄存器 0~3

表 4-160 数据寄存器 0~3 位域描述

位域	位名	类型	初始值	描述
15:8	d63[7:0]	R/W	0h	数据帧的63个字节数据
7:0	d62[7:0]	R/W	0h	数据帧的62个字节数据
… …				
15:8	d1[7:0]	R/W	0h	数据帧的1个字节数据
7:0	d0[7:0]	R/W	0h	数据帧的0个字节数据

4.6.14.2.6 CIA603 时间戳寄存器

CiA 603 时间戳寄存器是 64 位发送时间戳（TTS）寄存器，该寄存器地址（0x4c~0x4f），具体说明如下。



图 4-176 时间戳寄存器

表 4-161 时间戳寄存器位域描述

位域	位名	类型	初始值	描述
15:8	TTS7[7:0]	R	0h	CIA 603数据的[63:56]位域
7:0	TTS6[7:0]	R	0h	CIA 603数据的[55:48]位域
… …				
15:8	TTS1[7:0]	R	0h	CIA 603数据的[15:8]位域
7:0	TTS0[7:0]	R	0h	CIA 603数据的[7:0]位域

4.6.14.3 命令和状态寄存器（CFG_STAT）

命令和状态寄存器主要是发送命令、收发配置和状态信息，具体说明如下。

15	14	13	12	11	10	9	8
TBSEL	LOM	STBY	TPE	TPA	TSONE	TSALL	TSA
R/W-0h	R-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
RESET	LBME	LBMI	TPSS	TSSS	RACTIVE	TACTIVE	BUSOFF
R/W-1h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R-0h	R-0h	R-0h

图 4-177 命令和状态寄存器

表 4-162 命令和状态寄存器位域描述

位域	位名	类型	初始值	描述
15	TBSEL	R/W	0h	传输缓冲区选择 选择要加载的消息的传输缓冲区。使用TBUF寄存器进行访问。TBSEL需要在写入TBUF寄存器和设置TSNEXT时一直保持稳定的。 0：TBUF0（高优先级缓冲区) 1：TBUF1~15（次要或者备选缓冲区） 如果（TTEN=1和TTTBM=1），该位将被重置为硬件重置值。 注意：在CFG_STAT.RESET为1时，保持为默认值。
14	LOM	R	0h	仅侦听模式 0：禁用 1：使能 如果设置了TPE、TSONE或TSALL，则无法设置启用LOM。如果启用了LOM并禁用了LBME，则无法启动传输。 LOM=1和LBME=0将禁用所有传输。 LOM=1和LBME=1为接收到的帧和错误帧禁用ACK，但允许传输自己的帧。 TPE=0，TSONE，TSALL=0，则LOM置1。
13	STBY	R/W	0h	收发器待机模式 0：禁用 1：启用 此寄存器位连接到输出信号stby，可用于控制收发器的待机模式。 如果为TPE=1、TSONE=1或TSALL=1，则不能将STBY设置为1。 如果主机将STBY设置为0，那么主机需要等待收发器需要的启动时间，然后主机请求新的传输。
12	TPE	R/W	0h	传输主启用位 1：为高优先级TBUF0中的消息启用传输 0：对TBUF0没有传输 如果设置了TPE，则来自TBUF0的消息将在下一个可能的传输位置进行传输。从TBUF1~15开始的传输将在之前完成，但是待定的新消息将被延迟，直到TBUF0消息已经传输完毕。TPE保持设置，直到消息传输成功或使用TPA中止。主机控制器可以将TPE设置为1，但不能重置为0。这只能使用TPA和中止消息。 如果RESET=1、STBY=1、（LOM=1和LBME=0）或（TTEN=1和TTTBM=1），则该位将被重置为硬件复位值。 注意：在CFG_STAT.RESET为1时，保持为默认值。
11	TPA	R/W	0h	传输主中止位 1：中止由TPE=1请求但尚未启动的来自TBUF0的传输。（消息的数据字节仍保留在TBUF0中。） 0：不中止 该位必须由主机控制器设置，并将由CANFD控制器重置。设置TPA会自动取消断言TPE。 主机控制器可以将TPA设置为1，但不能重置为0。 在控制器重置该位的短时间内，主机无法设置该位。如果

				RESET=1或（TTEN=1和TTTBM=1），位将被重置为硬件重位值。TPA不应与TPE同时设置。 注意：在CFG_STAT.RESET为1时，保持为默认值。
10	TSONE	R/W	0h	次要传输启动 1：在TBUF1~15中的一个传输启用。在FIFO模式下，这是最早的消息，而在优先级模式下，这是优先级最高的消息。优先级模式下的TSONE很难处理，因为如果同时将新消息写入TBUF1~15，并不总是清楚会传输哪条消息。一旦总线变空，没有TBUF0（位TPE）的请求，控制器立即启动传输。 0：TBUF1~15没有传输。 TSONE保持设置，直到消息被成功传输或使用TSA中止。 主机控制器可以将TSONE设置为1，但不能重置为0。这只能使用TSA和中止消息。如果RESET=1、STBY=1、（LOM=1和LBME=0）或（TTEN=1和TTTBM=1），则该位将被重置为硬件复位值。 注意：在CFG_STAT.RESET为1时，保持为默认值。
9	TSALL	R/W	0h	次要传输所有帧 1：传输TBUF1~15中的所有消息。一旦总线变空，没有TBUF0（位TPE）的请求，控制器立即启动传输。 0：TBUF1~15没有传输。 TSALL保持设置，直到所有消息成功传输或使用TSA中止。主机控制器可以将TSALL设置为1，但不能重置为0。这只能使用TSA和中止消息。 如果RESET=1、STBY=1、（LOM=1和LBME=0）或（TTEN=1和TTTBM=1），则该位将被重置为硬件复位值。如果在传输期间，TBUF1~15加载了一个新的帧，那么新的帧也将被传输。换句话说：当TBUF1~15变空时，由TSALL启动的传输将完成。 注意：在CFG_STAT.RESET为1时，保持为默认值。
8	TSA	R/W	0h	次要传输中止 1：中止已请求但尚未启动的TBUF1~15传输。对于TSONE传输，只有一帧中止，而对于TSALL传输，所有帧都中止。一个或所有消息槽将发布更新TSSTAT。所有中止的消息都将丢失，因为它们再也无法访问了。如果在优先模式下TSONE传输中止，那么如果新帧同时写入TBUF1~15，则不清楚哪个帧将中止。 0：不中止 该位必须由主机控制器设置，并将由CANFD控制器重置。设置TSA，分别自动取消断言TSONE或TSALL。主机控制器可以将TSA设置为1，但不能重置为0。如果复位=1，则该位将被重置为硬件复置值。TSA不应与TSONE或TSALL同时设置。 注意：在CFG_STAT.RESET为1时，保持为默认值。
7	RESET	R/W	1h	重置请求位 1：主机控制器执行CANFD控制器的本地重置。 0：没有CANFD控制器的本地重置。 对于某些寄存器（例如，节点配置）只能在RESET=1时进行修改
6	LBME	R/W	0h	外部回环模式 0：禁用 1：使能 注意：当传输被激活时，不应启用LBME，在CFG_STAT.RESET为1时，保持为默认值。
5	LBMI	R/W	0h	内部回环模式 0：禁用 1：使能 注意：当传输被激活时，不应启用LBMI，在CFG_STAT.RESET为1时，保持为默认值。
4	TPSS	R/W	0h	针对TBUF0的传输主要单次模式 0：禁用 1：使能 注意：在CFG_STAT.RESET为1时，保持为默认值。
3	TSSS	R/W	0h	针对TBUF1~15的传输次要单次模式 0：禁用 1：使能 注意：在CFG_STAT.RESET为1时，保持为默认值。
2	RACTIVE	R	0h	接收处于活动状态（接收状态位） 1：控制器当前正在接收一个帧。 0：没有接收活动。
1	TACTIVE	R	0h	发送处于活动状态（发送状态位）

				1：控制器当前正在接收一个帧。 0：没有接收活动。
0	BUSOFF	R	0h	总线关闭，总线状态位 1：控制器状态为“总线关闭”。 0：控制器状态为“总线接通”。 写一个1到BUSOFF将重置TECNT和RECNT。这应该只在调试时这样做。

4.6.14.4 控制寄存器（CTRL）

控制寄存器为收发传输控制寄存器，具体说明如下。

15	14	13	12	11	10	9 8
SACK	ROM	ROV	RREL	RBALL	Reserved	RSTAT
R/W-0h	R-0h	R/W1C-0h	R0/W-0h	R/W-0h	R/W-0h	R-0h

7	6	5	4	3 2	1 0
FD_ISO	TSNEXT	TSMODE	TTTBM	Reserved	TSSTAT
R-1h	R0/W-0h	R/W-0h	R/W-1h	R-0h	R-0h

图 4-178 控制寄存器

表 4-163 控制寄存器位域描述

位域	位名	类型	初始值	描述
15	SACK	R/W	0h	自我应答机制 0：无自我应答 1：当LBME=1，时自我应答 注意：在CFG_STAT.RESET为1时，保持为默认值。
14	ROM	R/W	0h	接收缓存溢出模式 如果在收到新消息时出现完整的RBUF，则ROM将选择以下内容： 1：将不会存储新消息。 0：最早的消息将被覆盖。
13	ROV	R/W1C	0h	接收缓冲区溢出 1：溢出。至少丢失了一条消息。 0：没有溢出。 通过设置RREL=1来设置ROV，写1清除 注意：在CFG_STAT.RESET为1时，保持为默认值。
12	RREL	R0/W	0h	接收缓存释放 主机控制器已读取了实际的RB插槽并释放了它。然后，CAN控制器心指向下一个RB插槽。RSTAT更新。 1：释放：主机已读取了RB。 0：没有释放 注意：在CFG_STAT.RESET为1时，保持为默认值。
11	RBALL	R/W	0h	接收缓冲区存储所有数据帧 0：正常操作 1：RB存储正确的数据帧以及有错误的数据帧 注意：在CFG_STAT.RESET为1时，保持为默认值。
10	Reserved	R	0h	保留
9:8	RSTAT[1:0]	R	0h	接收缓冲区状态信息 00：空 01：非空，小于几乎满（AFWL）状态 10：大于几乎满（可编程阈值由AFWL），但不满，没有溢出 11：满（保持设置的情况下溢出-溢出信令参见ROV）
7	FD_ISO	R	1h	CAN FD ISO模式 0：Bosch CANFD（非ISO）模式 1：ISO CAN FD模式（ISO 11898-1：2015） ISO CAN FD模式具有不同的CRC初始化值和额外位的计数。这两

				种模式都不兼容，并且不能在一个CAN网络中混合。这个位对CAN 2.0B没有影响。此位仅在RESET=1时才可写。 注意：在CFG_STAT.RESET为1时，可写。
6	TSNEXT	R0/W	0h	下一个次要传输缓冲区 0：没有激活 1： TBUF1~15插槽，选择下一个插槽。 注意：可写，读一直为0 在所有的帧字节都被写入到TBUF寄存器之后，主机控制器必须设置TSNEXT来表示该插槽已被填充。然后，CANFD控制器心将TBUF寄存器连接到下一个插槽。一旦槽标记为填充，可以使用TSONE或TSALL启动传输。 可以在一次写访问中将TSNEXT和TSONE或TSALL设置在一起。TSNEXT必须由主机控制器设置，并在设置后立即由CANFD控制器心自动重置。 如果TBSEL=为0，则设置TSNEXT没有意义。在这种情况下，TSNEXT将被忽略并自动清除。它不会造成任何伤害。 如果TBUF1~15的所有插槽都已填满，TSNEXT将保持设置，直到插槽空闲 TSNEXT在TTCAN模式下没有任何意义，并且被固定为0。（TTEN、TTTBM为1条件下为0）
5	TSMODE	R/W	0h	次要传输缓冲区操作模式 0：FIFO模式 1：优先级决策模式 在FIFO模式中，帧按照它们被写入TBUF1~15的顺序进行传输。在优先级决策模式中，优先级最高的帧是TBUF1~15中优先级最高的帧。一个帧的ID用于优先级决策。ID越低，表示帧的优先级越高。无论ID如何，TBUF0中的一个帧始终具有最高的优先级。 只有当TBUF1~15为空时，才应切换TSMODE。
4	TTTBM	R/W	0h	TTCAN传输缓冲区模式如果TTEN=0，那么TTTBM被忽略，否则以下是有效的： 0 ：单独的TBUF0和TBUF1~15，行为定义的TSMODE 1：完整的TTCAN支持：缓冲区插槽可由TBPTR和TTPTR选择 对于事件驱动的CANFD通信（TTEN=0），系统提供了TBUF0和TBUF1~15，TBUF1~15的行为由TSMODE定义。然后，TTTBM将被忽略。 对于完全支持包括时间触发传输在内的所有功能的时间触发CANFD通信（TTEN=1），需要选择TTTBM=1。然后，所有的TB插槽都可以使用TTPTR和TBPTR进行寻址。 对于仅支持接收时间戳的有时间触发的CANFD通信（TTEN=1），可以选择TTTBM=0。然后传输缓冲区作为事件驱动模式，行为可以由TSMODE选择。 只有在TBUF为空时，才能切换TTTBM。
3:2	Reserved	R	0h	保留
1:0	TSSTAT	R	0h	次要传输状态位如果TTEN=0或TTTBM=0： 00：TBUF1~15为空 01：TBUF1~15小于或等于半满 10：TBUF1~15大于半满 11：TBUF1~15已满。 如果使用STB_DISABLE禁用TBUF1~15，则使用TSSTAT=00。如果TTEN=1和TTTBM=1： 00：TBUF0和TBUF1~15为空 01：TBUF0和TBUF1~15不为空 11：TBUF0和TBUF1~15为满

4.6.14.5 中断使能和标志寄存器（RTINTFE）

中断使能和标志寄存器用于使能帧在收发状态下产生的中断使能和产生中断标志，具体描述如下。

15	14	13	12	11	10	9	8
RIF	ROIF	RFIF	RAFIF	TPIF	TSIF	EIF	AIF
R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h
7	6	5	4	3	2	1	0
RIE	ROIE	RFIE	RAFIE	TPIE	TSIE	EIE	TSFF
R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R-0h

图 4-179 中断使能和标志寄存器

表 4-164 中断使能和标志寄存器位域描述

位域	位名	类型	初始值	描述
15	RIF	R/W1C	0h	接收中断标志 0：没有收到任何帧 1：数据或远程帧已被接收，并在缓冲区可读 注意：在CFG_STAT.RESET为1时，保持为默认值。
14	ROIF	R/W1C	0h	RB溢出中断标志 0：没有覆盖RB 1：至少有一条已收到的消息在RB中被覆盖 如果出现溢出现象，将同时设置ROIF和RFIF。 注意：在CFG_STAT.RESET为1时，保持为默认值。
13	RFIF	R/W1C	0h	RB满中断标志 0：RB缓存还未满 1：所有RBs都满了。如果在收到下一个有效消息之前没有释放RB，则最早的消息将丢失。 注意：在CFG_STAT.RESET为1时，保持为默认值。
12	RAFIF	R/W1C	0h	RB几乎全满中断标志 0：已填充的RB插槽数小于AFWL_i 1：已填充的RB插槽数大于等于AFWL_i 注意：在CFG_STAT.RESET为1时，保持为默认值。
11	TPIF	R/W1C	0h	传输主要中断标志 0：TBUF0的传输未完成 1：所请求的TBUF0传输已成功完成 在TTCAN模式下，不会设置TPIF，只有TSIF有效 注意：在CFG_STAT.RESET为1时，保持为默认值。
10	TSIF	R/W1C	0h	传输次要中断标志 0：未完成TBUF1~15传输 1：锁请求TBUF1~15传输完成 在TTCAN模式下，TSIF将发送所有成功传输的信号，不管消息存放位置 注意：在CFG_STAT.RESET为1时，保持为默认值。
9	EIF	R/W1C	0h	错误中断标志 0：无错误 1：错误警告限制的边界在发送错误，或接收错误计数中改变了BUSOFF位。
8	AIF	R/W1C	0h	中止中断标志 1：设置TPA或TSA后，指定的消息已中止。建议不要同时设置TPA和TSA，因为这两个源都是AIF。 0：未执行中止行为。 AIF没有关联的启用寄存器。
7	RIE	R/W	1h	接收中断使能 1：使能 0：禁止
6	ROIE	R/W	1h	RB溢出中断使能 1：使能 0：禁止
5	RFIE	R/W	1h	RB满中断使能 1： 使能 0：禁止

4	RAFIE	R/W	1h	RB几乎全满中断使能 1：使能 0：禁止
3	TPIE	R/W	1h	传输主要中断使能 1： 使能 0：禁止
2	TSIE	R/W	1h	传输次要中断使能 1：使能 0：禁止
1	EIE	R/W	1h	错误中断使能 1： 使能 0： 禁止
0	TSFF	R	0h	如果TTEN=0或TTTBM=0：次要传输缓冲区满标志 1：TBUF1~15中填充了最大的消息数 0：TBUF1~15中没有填充最大的消息数 如果TTEN=1或TTTBM=1：传输缓冲区槽全标志 1：TBPTR选择的缓冲区槽被填充 0：TBPTR所选择的缓冲区插槽为空

4.6.14.6 警告限制和错误中断寄存器（LIMIT_EINT）

该寄存器用于配置错误中断，以及标识错误类型，接收缓存个数的警告限制、接收或发送警告的个数配置，具体内容如下。



图 4-180 警告限制和错误中断寄存器

表 4-165 警告限制和错误中断寄存器位域描述

位域	位名	类型	初始值	描述
15:12	AFWL	R/W	1h	接收缓冲区几乎满警告限制 AFWL定义了内部警告限制AFWL_i，nRB是可用的RB插槽的数量。 将AFWL_i与填充的RB插槽的数量进行比较，如果相等，则触发RAFIF。 AFWL = 0毫无意义，并自动被视为0x1。（请注意，在这个规则中指的是AFWL，而不是AFWL_i。） AFWL_i > nRB是无意义的，并自动被视为nRB。 AFWL = nRB是一个有效的值，但请注意，RFIF也存在。
11:8	EWL	R/W	Bh	可编程错误警告LIMIT=（EWL+1）*8 注意：在CFG_STAT.RESET为1时，保持为默认值。
7	EWARN	R/W	1h	错误计数器警告达到限制数值 1：其中一个错误计数器RECNT或TECNT等于或大于EWL 0：两个计数器中的值都小于EWL。
6	EPASS	R/W	1h	错误模式 0：非主动（节点为错误主动） 1：主动（节点为错误被动）
5	EPIE	R/W	1h	启用被动中断错误
4	EPIF	R/W1C	1h	被动中断标志出错。如果错误状态从错误激活变为错误被动，反

				之，如果启用，则EPIF将被激活。 注意：在CFG_STAT.RESET为1时，保持为默认值。
3	ALIE	R/W	1h	仲裁丢失中断使能
2	ALIF	R/W1C	1h	仲裁丢失中断标志 注意：在CFG_STAT.RESET为1时，保持为默认值。
1	BEIE	R/W	1h	总线错误中断使能
0	BEIF	R/W1C	0h	总线错误中断标志 注意：在CFG_STAT.RESET为1时，保持为默认值。

4.6.14.7 慢速位定时寄存器（S_SEG）

位时钟配置寄存器中慢速区域的位采样配置，具体说明如下。



图 4-181 慢速位定时寄存器

表 4-166 慢速位定时寄存器位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位
14:8	S_SEG2	R/W	2h	位定时段2（慢速）采样时间开始后，采样点将设置为tSEG2=（SEG2+1）*TQ。 注意：在CFG_STAT.RESET为1时，可写。
7:0	S_SEG1	R/W	3h	位定时段1（慢速）采样时间开始后，采样点将设置为tSEG1=（SEG1+2）*TQ。 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.8 慢速位配置寄存器（S_CFG）

慢速位配置寄存器用于设置慢速时钟分频、以及跳转宽度的配置。



图 4-182 慢速位预分频和定时器跳转宽度寄存器

表 4-167 慢速位预分频和定时器跳转宽度寄存器位域描述

位域	位名	类型	初始值	描述
15:8	S_PRESC	R/W	1h	预分频（慢速率） 预分频系统时钟，得到分频时钟clock_tq_clk。有效范围按=[0x00,0xff]，分频值为1到256。 注意：在CFG_STAT.RESET为1时，可写。
7	Reserved	R	0h	保留位
6:0	S_SJW	R/W	2h	同步跳转宽度（慢速度）同步跳转宽度tSJW=(SJW+1)*TQ是缩短或延长重新同步的比特时间的最大时间，其中TQ是一个时间量子。 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.9 快速位定时寄存器（F_SEG）

位时钟配置寄存器中快速区域的位采样配置，具体说明如下。



图 4-183 快速位定时寄存器

表 4-168 快速位定时寄存器位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留位
11:8	F_SEG2	R/W	2h	位定时段2（快速）采样时间开始后，采样点将设置为t_{SEG2}=（SEG2+1）*TQ。 注意：在CFG_STAT.RESET为1时，可写。
7:5	Reserved	R	0h	保留位
4:0	F_SEG1	R/W	3h	位定时段1（快速）采样时间开始后，采样点将设置为t_{SEG1}=（SEG1+2）*TQ。 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.10 快速位配置寄存器（F_CFG）

快速位配置寄存器用于设置快速时钟分频、以及跳转宽度的配置。



图 4-184 快速位配置寄存器

表 4-169 快速位配置寄存器位域描述

位域	位名	类型	初始值	描述
15:8	F_PRESC	R/W	1h	预分频（快速率） 预分频系统时钟，得到分频时钟clock_tq_clk。有效范围按=[0x00,0xff]，分频值为1到256。 注意：在CFG_STAT.RESET为1时，可写。
7:4	Reserved	R	0h	保留位
3:0	F_SJW	R/W	3h	同步跳转宽度（快速度）同步跳转宽度tSJW=(SJW+1)*TQ是缩短或延长重新同步的比特时间的最大时间，其中TQ是一个时间量子。 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.11 传输延迟补偿和错误标志寄存器（DELAY_EALCAP）

传输延迟补偿和错误标志寄存器具体描述如下。



图 4-185 传输延迟补偿和错误标志寄存器

表 4-170 传输延迟补偿和错误标志寄存器位域描述

位域	位名	类型	初始值	描述
15	TDCEN	R/W	0h	延迟补偿使能 如果帧的BRS位为1， 0：延迟补偿禁用 1：在CAN FD帧的数据阶段，发送器延迟补偿被激活 注意：在CFG_STAT.RESET为1时，可写。
14:8	SSPOFF	R/W	0h	次采样点发送器延迟加SSPOFF定义了延迟补偿的次采样点的时间。SSPOFF是TQ的数量。 注意：在CFG_STAT.RESET为1时，可写。
7:5	KOER	R	3h	错误的类型（错误代码） 000：没有错误 001：位错误 010：FORM错误 011：STUFF错误 100：ACKNOWLEDGEMENT错误 100：CRC错误 110：其他错误（自己的错误标志后，收到活动错误标志过长，主导位在被动错误后ACK错误） 111：不使用 KOER更新每个新的错误。因此，当帧成功地传输或接收帧时，它将保持不变。 注意：在CFG_STAT.RESET为1时，保持为默认值。
4:0	ALC	R	0h	仲裁丢失捕获（仲裁丢失的所在帧的位置） 注意：在CFG_STAT.RESET为1时，保持为默认值。

4.6.14.12 错误计数寄存器（ECNT）

错误计数寄存器用于标识发送错误和接收错误的个数，具体说明如下。



图 4-186 错误计数寄存器

表 4-171 错误计数寄存器位域描述

位域	位名	类型	初始值	描述
15:8	TECNT	R	0h	传输错误计数器（传输过程中的错误数） TECNT按照CANFD规范中的定义进行增加和减少。 如果是“总线关闭状态”，TECNT可能会溢出。 如果TXB=为1，则错误计数器将被冻结。
7:0	RECNT	R	0h	接收错误计数器（接收期间的错误数） RECNT按照CANFD规范中的定义进行增加和减少。 RECNT不会溢出。如果TXB=为1，则错误计数器将被冻结。

4.6.14.13 CIA603和滤波配置寄存器（CIA_ACF_CFG）

CIA603 和滤波配置寄存器用于 CIA603 的时间戳配置和滤波配置，具体说明如下。



图 4-187 CIA603 和滤波配置寄存器

表 4-172 CIA603 和滤波配置寄存器位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9	TIMEPOS	R/W	1h	时间戳位置 0：SOF 1：EOF TIMEPOS只能在TIMEEN=0的情况下更改，但可以使用设置TIMEEN=1的相同写入访问权限修改TIMPOS。
8	TIMEEN	R/W	0h	时间戳使能 0：禁用 1：使能
7:6	Reserved	R	0h	保留
5	SELMASK	RW	0h	选择接收掩码 0：寄存器ACF_x指向接收代码 1：寄存器ACF_x指向接收掩码。 ACFADR选择了一个特定的验收过滤器
4	Reserved	R	0h	保留
3:0	ACFADR	RW	0h	接收过滤器地址 ACFADR指向一个特定的接收过滤器。可以使用寄存器ACF_x访问所选的过滤器。位SELMASK在接收滤器的代码和掩码之间进行选择。 ACFADR>ACF_NUMBER-1的值是无意义的，并且自动被视为值ACF_NUMBER-1。

4.6.14.14 接收滤波使能寄存器（ACF_EN）

接收滤波使能寄存器用于使能滤波器的滤波功能，一共 16 个滤波器，每一位的使能，对应一个滤波参数。

接收代码/掩码（ACF0~1）在 DSRAM 中，ACF0~1 显示的默认值都是 DSRAM 中的随机值，下面寄存器中描述的默认值 0x0，是在 DSRAM 上电后所有值都是 0x0 的情况，DSRAM 中 ACF0~1 的值在 CANFD 初始化，需要按照寄存器描述的默认值进行初始化。

接收滤波使能寄存器映射到 CANFD 内部的 DPSRAM（640x32bit）的地址空间分布。

表 4-173 滤波器映射表

地址	名称
608	AMASK1
609	ACF1
610	AMASK2
611	ACF2
612	AMASK3
613	ACF3
614	AMASK4
615	ACF4
616	AMASK5
617	ACF5
618	AMASK6
619	ACF6
620	AMASK7
621	ACF7
622	AMASK8
623	ACF8
624	AMASK9
625	ACF9
626	AMASK10
627	ACF10
628	AMASK11
629	ACF11
630	AMASK12
631	ACF12
632	AMASK13
633	ACF13
634	AMASK14
635	ACF14
636	AMASK15
637	ACF15
638	AMASK16
639	ACF16

接收滤波器使能寄存器，具体说明如下。



图 4-188 接收滤波器使能寄存器

表 4-174 接收滤波器使能寄存器位域描述

位域	位名	类型	初始值	描述
15:0	AE	R/W	1h	接收过滤器使能 1：接收过滤器启用 0：接收过滤器禁用 每个接收过滤器（AMASK / ACODE）都可以单独启用或禁用。在硬件重置后，默认只是使能滤器0。 已禁用的筛选器将拒绝消息。如果适当的AMASK / ACODE配置匹配，则只有已启用的筛选器才能接收消息。 为了接收所有消息，必须通过设置AE_x=1、AMASK_x=0xff和ACODE_x=0x00来启用一个过滤器x。这是在禁用所有其他过滤器x=0的硬件重置后的默认配置。

4.6.14.15 接收代码/掩码寄存器0（ACF_0）

接收代码/掩码寄存器 0 通过 SELMASK 位配置接收代码或者掩。

该寄存器的接收代码寄存器 0 具体说明如下。



图 4-189 接收代码寄存器 0

表 4-175 接收代码寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:0	ACODE[15:0]	R/W	0h	接收CODE 1：ACC位值与接收消息的ID位进行比较 0：ACC位值与接收消息的ID位进行比较 ACODE_x（10：0）将用于标准帧。 ACODE_x（15：0）将用于扩展帧。 只有过滤器0会受到开机复位的影响。所有其他过滤器都保持未初始化。 注意：在CFG_STAT.RESET为1时，可写。

该寄存器的接收掩码寄存器 0 具体说明如下。



图 4-190 接收掩码寄存器 0

表 4-176 接收掩码寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:0	AMASK[15:0]	R/W	0h	接收掩码 1：这些接收标识符的禁用 0：这些接收标识符的启用 AMASK_x（10：0）将用于标准帧。 AMASK_x（15：0）将用于扩展帧。 禁用的位会导致接收该消息。因此，过滤器0重置后的默认配置接收所有消息。 只有过滤器0会受到开机复位的影响。所有其他过滤器都保持未初始化。 注意：接收掩码，AMASK与ACODE是配套，滤波ID与帧ID可以放过的位，掩码对应为1，则不用考虑滤波ID与帧ID不匹配的位 如果帧ID与滤波ID（ACODE）异或，存在差异有非0位，而掩码（AMASK）对应非0位，为1，则该不匹配的帧ID，可以被接收 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.16 接收代码/掩码寄存器1（ACF_1）

接收代码/掩码寄存器 1 通过 SELMASK 位配置接收代码或者掩。

该寄存器的接收代码寄存器 1 具体说明如下。



图 4-191 接收代码寄存器 1

表 4-177 接收代码寄存器 1 位域描述

位域	位名	类型	初始值	描述
15:13	Reserved	R	0h	保留
12:0	ACODE[28:16]	R/W	0h	接收CODE 1：ACC位值与接收消息的ID位进行比较 0：ACC位值与接收消息的ID位进行比较 ACODE_x（28:16）将用于扩展帧。 只有过滤器0会受到开机复位的影响。所有其他过滤器都保持未初始化。 注意：在CFG_STAT.RESET为1时，可写。

该寄存器的接收掩码寄存器 1 具体说明如下。



图 4-192 接收掩码寄存器 1

表 4-178 接收掩码寄存器 1 位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留
14	AIDEE	R/W	0h	接收掩码IDE位检查启用 1：验收过滤器接收AIDE定义的标准或扩展标准 0：验收过滤器同时接收标准帧或扩展帧 只有过滤器0会受到开机复位的影响。所有其他过滤器都保持未初始化。 注意：在CFG_STAT.RESET为1时，可写。
13	AIDE	R/W	0h	接收掩码IDE位值 如果AIDEE=1： 1：接收过滤器只接收扩展帧 0：接收过滤器只接收标准帧 只有过滤器0受到开机复位的影响。所有其他过滤器都保持未初始化。 只有AIDEE=1，配置AIDE才有效 注意：在CFG_STAT.RESET为1时，可写。
12:0	AMASK[28:16]	R/W	0h	接收掩码 1：这些接收标识符的禁用 0：这些接收标识符的启用 AMASK_x（28:16）将用于扩展帧。

				禁用的位会导致接收该消息。因此，过滤器0重置后的默认配置接收所有消息。 只有过滤器0会受到开机复位的影响。所有其他过滤器都保持未初始化。 注意：接收掩码，AMASK与ACODE是配套，滤波ID与帧ID可以放过的位，掩码对应为1，则不用考虑滤波ID与帧ID不匹配的位 如果帧ID与滤波ID（ACODE）异或，存在差异有非0位，而掩码（AMASK）对应非0位，为1，则该不匹配的帧ID，可以被接收 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.17 时间触发配置和发送槽指针寄存器（TTCFG_TBPTR）

时间触发配置和发送槽指针寄存器用于配置时间触发，以及 TB 插槽指针，具体说明如下。

15	14	13	12	11	10 9	8
WITE	WITF	TTEIF	TTIE	TTIF	T_PRESC	TTEN
R/W-1h	R/W1C-0h	R/W1C-0h	R/W-1h	R/W-0h	R/W-0h	R/W-0h

7	6	5 0
TBE	TBF	TBPTR
R/W-0h	R/W-0h	R/W-0h

图 4-193 时间触发配置和发送槽指针寄存器

表 4-179 时间触发配置和发送槽指针寄存器位域描述

位域	位名	类型	初始值	描述
15	WITE	R/W	1h	看门狗触发器中断启用
14	WITF	R/W1C	0h	如果周期计数达到由TT_WTRIG定义的限制，并设置了WTIE，则将设置观察触发中断标志WTIF。 注意：在CFG_STAT.RESET为1时，保持默认值。
13	TTEIF	R/W1C	0h	触发错误中断标志将设置TEIF时的条件，在第6.4章中定义。没有任何位来启用或禁用TEIF的处理。 注意：在CFG_STAT.RESET为1时，保持默认值。
12	TTIE	R/W	1h	时间触发中断使能，如果设置了TTIE，那么如果周期时间等于触发时间TT_TRIG，则将设置TTIF。
11	TTIF	R/W1C	0h	如果设置了TTIE，且周期时间等于触发时间TT_TRIG，则将设置时间触发中断标志TTIF。写1到TTIF就会重置它。写0没有影响如果TT_TRIG没有更新，则在下一个基本周期中将不再设置TTIF。 注意：在CFG_STAT.RESET为1时，保持默认值。
10:9	T_PRESC	R/W	0h	TTCAN定时器分频 0:1 1:2 2:4 3:8 TTCAN时间基是由S_PRES、S_SEG1和S_SEG2定义的CANFD位时间。使用T_PRESC，额外的预调整因子定义为1、2、4或8。 T_PRESC只能在TTEN=0时进行修改，但可以通过一次写访问同时修改T_PRESC和设置TTEN。
8	TTEN	R/W	0h	时间触发器启用 1：TTCAN已启用，计时器正在运行 0：已禁用 注意：在CFG_STAT.RESET为1时，保持默认值。
7	TBE	R/W	0h	将TB槽设置为“空” 1：TBPTR选择的槽标记为“空” 0：无效 一旦插槽被标记为空，TSFF=为0，TBE将自动重置为0。如果来自该插槽的传输是有效的，那么只要传输完成或在传输错误或仲裁丢

				失之后传输不再有效，TBE就会保持设置。如果TBF和TBE都被设置，那么TBE优先设置。 注意：在CFG_STAT.RESET为1时，保持默认值。
6	TBF	R/W	0h	将TB槽设置为“填充” 1：TBPTR选择的槽应标记为“填充” 0：无动作 一旦插槽被标记为填充和TSFF=1，TBF将自动重置为0。如果TBF和TBE都被设置，那么TBE优先设置。 注意：在CFG_STAT.RESET为1时，保持默认值。
5:0	TBPTR	R/W	0h	指向TB消息插槽的指针。 0x00：指向TBUF0 其他：指向TBUF1~15的槽 TBPTR指向的消息槽使用TBUF寄存器可读/可写。写访问只有在TSFF=0时才能实现。将TBF设置为1将选定的槽标记为填充，将TBE设置为1将所选槽标记为空。 TBSEL和TSNEXT在TTCAN模式下未使用，没有任何意义。 TBPTR只能指向硬件中存在的缓冲区插槽。TBPTR的不可用位被固定为0。 TBPTR仅限于TBUF0和63个TBUF1~15插槽。在TTCAN模式下不能使用更多的插槽。如果TBPTR太大，并且指向一个不可用的插槽，那么TBF和TBE将被自动重置，并且不会发生任何操作。

4.6.14.18 参考ID寄存器0（REFID_0）

参考 ID 寄存器 0 用于定时触发模式下，更新触发时间，该寄存器具体内容如下。



图 4-194 参考 ID 寄存器 0

表 4-180 参考 ID 寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:0	REF_ID[15:0]	R/W	0h	参考消息ID标识符。如果REF_IDE为 1：REF_ID（15：0）有效（扩展ID) 0：REF_ID（10：0）有效（标准ID) REF_ID在TTCAN模式下用于检测引用消息。这适用于时间从机（接收）和时间主机（传输）。如果检测到引用消息并且没有错误，则此帧的Sync_Mark将成为Ref_Mark。 REF_ID（2：0）没有被测试，因此适当的寄存器位被迫为0。 CANFD控制器仅通过ID识别引用消息。附加注意：时间主控将以与普通帧相同的方式传输参考消息。REF_ID用于检测参考消息的成功传输。

4.6.14.19 参考ID寄存器1（REFID_1）

参考 ID 寄存器 1 用于定时触发模式下，更新触发时间，该寄存器具体内容如下。



图 4-195 参考 ID 寄存器 1

表 4-181 参考 ID 寄存器 1 位域描述

位域	位名	类型	初始值	描述
15	REF_IDE	R/W	0h	参考IDE位
14:13	Reserved	R	0h	保留位
15:0	REF_ID[15:0]	R/W	0h	参考消息ID标识符。如果REF_IDE为 1：REF_ID（28：16）有效（扩展ID) 0：保留位 REF_ID在TTCAN模式下用于检测引用消息。这适用于时间从机（接收）和时间主机（传输）。如果检测到引用消息并且没有错误，则此帧的Sync_Mark将成为Ref_Mark。CANFD控制器仅通过ID识别引用消息。附加注意：时间主控将以与普通帧相同的方式传输参考消息。REF_ID用于检测参考消息的成功传输。

4.6.14.20 触发配置寄存器（TRIG_CFG）

用于配置时间触发的触发类型以及触发的插槽，该寄存的具体说明如下。



图 4-196 触发配置寄存器

表 4-182 触发配置寄存器位域描述

位域	位名	类型	初始值	描述
15:12	TEW	R/W	0h	触发发送的窗口延迟时间,在定时触发模式TTYPE=2，独占时间窗口模式的条件下，允许帧启动的周期时间有1~16个周期的延迟。TWE+1定义了延迟的周期。 TEW=0是一个有效的设置，并将传输启用窗口缩短为1。 如果定义的触发时间TT_TRING + TWE+1等于周期时间，如果还未传输，则配置TSA位，停止本次触发发送。
11	Reserved	R	0h	保留位
10:8	TTYPE	R/W	0h	触发器类型 0：对于立即传输的立即触发器 1：对接收触发器的时间触发器 2：对于用于独占时间窗口的单次发射触发器 3：合并仲裁时间窗口的传输启动触发器 4：用于合并仲裁时间窗口的传输停止触发器 其他-无效 触发器的时间由TT_TRIG定义。TTPTR为传输触发器选择TB插槽。
7:6	Reserved	R	0h	保留位
5:0	TTPTR	R/W	0h	传输触发器TB插槽指针 如果TTPTR太大并指向不可用的插槽，则设置TEIF，在TT_TRIG_1进行写访问后不能激活新的触发器。 如果TTPTR指向一个空插槽，则将在达到触发时间时设置TEIF。

4.6.14.21 触发时间寄存器（TT_TRIG）

触发时间寄存器用于配置触发时间，具体说明如下。



图 4-197 触发时间寄存器

表 4-183 触发时间寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TT_TRIG	R/W	0h	触发器时间TT_TRIG（15：0）定义了触发器的周期时间。对于一个传输触发器，适当帧的SOF的最早传输点将为TT_TRIG+1。

4.6.14.22 看门狗触发寄存器（TT_WIRIG）

看门狗触发时间寄存器用于配置看门狗触发时间，具体说明如下。

图 4-198 看门狗触发时间寄存器

表 4-184 看门狗触发时间寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TT_WTRIG	R/W	0h	看门狗触发器时间 T_WTRIG（15：0）定义了一个监视触发器的周期时间。初始观察触发器是最大周期时间0xffff。

4.6.14.23 CANFD控制寄存器（CANCFG）

CANFD 控制寄存器主要用于显示 CANFD 的休眠状态，ECC 使能和 CAN_CLK 时钟选择，具体描述如下。



图 4-199 CANFD 控制寄存器

表 4-185 CANFD 控制寄存器位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留位
2	CANFD_STBY	R	0h	CANFD休眠模式状态 0：无休眠 1：休眠状态
1	CANFD_CLK_SEL	R/W	0h	CANFD频率选择 0：SYS时钟频率

				1：PLL时钟频率 注意：在CFG_STAT.RESET为1时，可写。
0	ECC_EN	R/W	0h	DSRAM存储的ECC使能 0：禁用ECC校验 1：启用ECC校验 注意：如果系统启动自检，则该位配置禁用ECC无效，状态为启动ECC校验。 只有在CFG_STAT.RESET=1的条件下才启动 注意：在CFG_STAT.RESET为1时，可写。

4.6.14.24 TIMER64定时器寄存器

TIMER64 是 64 位计数值，32 位分频的定时器，用于产生固定时间周期。

4.6.14.24.1 定时器计数器 0 寄存器（TIMERTIM0）

定时器计数器 0 寄存器是 64 位定时的 15~0 位，配置计数器启动值，同时也显示当前的计数值，每（PSC）时钟计数器递增 1，其中 TDDR 是计时器 TIM 预分频值，该寄存器具体说明如下。



图 4-200 定时器计数器 0 寄存器

表 4-186 定时器计数器 0 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TIM[15:0]	R/W	0h	定时器计数器寄存器 TIM0寄存器持有当前计时器的64位计数的15~0位。

4.6.14.24.2 定时器计数器 1 寄存器（TIMERTIM1）

定时器计数器 1 寄存器是 64 位定时的 31~16 位，配置计数器启动值，同时也显示当前的计数值，寄存器具体说明如下。



图 4-201 定时器计数器 1 寄存器

表 4-187 定时器计数器 1 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TIM[31:16]	R/W	0h	定时器计数器寄存器 计数器寄存器持有当前计时器的64位计数的低31~16位。

4.6.14.24.3 定时器计数器 2 寄存器（TIMERTIM2）

定时器计数器 2 寄存器是 64 位定时的 47~32 位，配置计数器启动值，同时也显示当前的计数值具体说明如下。



图 4-202 定时器计数器 2

表 4-188 定时器计数器 2 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TIM[47:32]	R/W	0h	定时器计数器寄存器 计数器寄存器持有当前计时器的64位计数的47~32位。

4.6.14.24.4 定时器计数器 3 寄存器（TIMERTIM3）

定时器计数器 3 寄存器是 64 位定时的 63~48 位，配置计数器启动值，同时也显示当前的计数值具体说明如下。



图 4-203 定时器计数器 3

表 4-189 定时器计数器 3 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TIM[63:48]	R/W	0h	定时器计数器寄存器 计数器寄存器持有当前计时器的64位计数的63~48位。

4.6.14.24.5 定时器周期 0 寄存器（TIMERPRD0）

定时器周期寄存器，用于限定计数器的计数范围，当计数到周期值，计数器如果在自由模式下，计数会从 0 开始计数，具体说明如下。



图 4-204 定时器周期 0 寄存器

表 4-190 定时器周期 0 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	PRD[15:0]	R/W	0h	定时器周期器寄存器

				周期寄存器持有当前计数周期的64位计数的15~0位。

4.6.14.24.6 定时器周期 1 寄存器（TIMERPRD1）

定时器周期寄存器，用于限定计数器的计数范围，当计数到周期值，计数器如果在自由模式下，计数会从 0 开始计数，具体说明如下。



图 4-205 定时器周期 1 寄存器

表 4-191 定时器周期 1 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	PRD[31:16]	R/W	0h	定时器周期器寄存器 周期寄存器持有当前计数周期的64位计数的31~16位。

4.6.14.24.7 定时器周期 2 寄存器（TIMERPRD2）

定时器周期寄存器，用于限定计数器的计数范围，当计数到周期值，计数器如果在自由模式下，计数会从 0 开始计数，具体说明如下。



图 4-206 定时器周期 2 寄存器

表 4-192 定时器周期 2 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	PRD[47:32]	R/W	0h	定时器周期器寄存器 周期寄存器持有当前计数周期的64位计数的47~32位。

4.6.14.24.8 定时器周期 3 寄存器（TIMERPRD3）

定时器周期寄存器，用于限定计数器的计数范围，当计数到周期值，计数器如果在自由模式下，计数会从 0 开始计数，具体说明如下。



图 4-207 定时器周期 3 寄存器

表 4-193 定时器周期 3 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	PRD[63:48]	R/W	0h	定时器周期器寄存器 周期寄存器持有当前计数周期的64位计数的63~48位。

4.6.14.24.9 定时器控制寄存器（TIMERTCR）

定时器控制寄存器控制定时器工作模式，以及暂停控制，具体说明如下。



图 4-208 定时器控制寄存器

表 4-194 定时器控制寄存器位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11:10	FREE,SOFT	R/W	0h	定时器仿真停模式： 0：TIMH：TIM立即停止（硬停止） 1：TIMH：TIM递增到周期，停止（软停止） 2：自由运行 3：自由运行
9:5	Reserved	R	0h	保留
4	TSS	R/W	0h	定时器停止位： TSS是一个1位的标志，它会停止或启动定时器。 0：表示定时器正在运行。要启动或重新启动定时器，请将TSS设置为0。复位后，TSS被清除为0，定时器立即启动。 1：停止定时器。
3:0	Reserved	R	0h	保留

4.6.14.24.10 定时器预分频寄存器 0（TIMERTPR0）

定时器分频寄存器，一共 64 位，每个（PSC）计时器时钟源周期，计时器计数器寄存器递增 1，并且更新 PSC 的值，也可以通过 RELOAD 位的配置使能 PSC 立即加载 TDDR 的值，具体说明如下。



图 4-209 定时器预分频寄存器 0

表 4-195 定时器预分频寄存器 0 位域描述

位域	位名	类型	初始值	描述
15:0	TDDR[15:0]	R/W	0h	定时器分频寄存器。每个（PSC）计时器时钟源周期，计时器计数器寄存器递增1。 在复位时，TDDR位被清除为0。 当预计算器计数器（PSC）值为0时，一个计时器时钟源周期之后，TDDR的内容将重新加载到PSC，计时器计数器寄存器将减

				少1。

4.6.14.24.11 定时器分频寄存器 1（TIMERTPR1）

每次更新 PSC 的值，可以通过 RELOAD 位的配置使能 PSC 立即加载 TDDR 的值，也可以等每个（PSC）计时器时钟源周期，PSC 加载 TDDR 寄存器的值，具体说明如下。



图 4-210 定时器分频寄存器 1

表 4-196 定时器分频寄存器 1 位域描述

位域	位名	类型	初始值	描述
15:0	PSC[15:0]	R/W	0h	定时器分频器： PSC加载了TDDR的内容，计时器计数器寄存器减1。 PSC可以通过读取寄存器来检查，但不能直接设置。它必须从定时器分频寄存器（TDDR）获取其值。 在复位时，PSC被设置为0。

4.6.14.25 TRAN的32位计时器寄存器

TRAN 的 32 位计时器，用于退出休眠模式后的 CAN FD 的唤醒时间设定。

4.6.14.25.1 传输控制器计数器 0 寄存器（TRANCNT0）

计数器 0 寄存器是 32 位定时的 15~0 位，配置计数器启动值，同时也显示当前的计数值，每（PSC）时钟计数器递增 1，其中 TDDR 是计时器 TIM 预分频值，该寄存器具体说明如下。



图 4-211 传输控制器计数器 0 寄存器

表 4-197 传输控制器计数器 0 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TRANCNT[15:0]	R/W	0h	传输控制器待机模式的计数器寄存器（TRAN）： TRAN每TDDR+1时钟周期递增一个，其中TDD是计时器TRAN预分频值。 当TRAN减小为零时，TRAN寄存器将重新加载包含在PRD寄存器中的周期值。

4.6.14.25.2 传输控制器计数器 1 寄存器（TRANCNT1）

15	0
TRANCNT[32:16]	
R/W-0h	

图 4-212 图 4-80 传输控制器计数器 1 寄存器

表 4-198 传输控制器计数器 1 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TRANCNT[31:16]	R/W	0h	传输控制器待机模式的计数器寄存器（TRAN）： TRAN每TDDR+1时钟周期递增一个，其中TDD是计时器TRAN预分频值。 当TRAN减小为零时，TRAN寄存器将重新加载包含在PRD寄存器中的周期值。

4.6.14.25.3 传输控制器周期 0 寄存器（TRANPRD0）

周期寄存器，用于限定计数器的计数范围，当计数到周期值，达到设定的唤醒时间，CANFD 唤醒，具体说明如下。

15	0
TRANPRD[15:0]	
R/W-0h	

图 4-213 传输控制器周期 0 寄存器

表 4-199 传输控制器计数器 0 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TRANPRD[15:0]	R/W	0h	周期器寄存器 周期寄存器持有当前计数周期的32位计数的15~0位。

4.6.14.25.4 传输控制器周期 1 寄存器（TRANPRD1）

周期寄存器，用于限定计数器的计数范围，当计数到周期值，达到设定的唤醒时间，CANFD 唤醒，具体说明如下。

15	0
TRANPRD[31:16]	
R/W-0h	

图 4-214 传输控制器周期 1 寄存器

表 4-200 传输控制器计数器 1 寄存器位域描述

位域	位名	类型	初始值	描述
15:0	TRANPRD[15:0]	R/W	0h	周期器寄存器 周期寄存器持有当前计数周期的32位计数的15~0位。

4.6.14.25.5 传输控制器预分频寄存器（TRANTPR0）

预分频寄存器，一共 16 位，每个（PSC）计时器时钟源周期，计时器计数器寄存器递增 1，并且更新 PSC 的值，加载 TDDR 的值，具体说明如下。



图 4-215 传输控制器预分频寄存器

表 4-201 传输控制器预分频位域描述

位域	位名	类型	初始值	描述
15:0	TDDR[15:0]	R/W	0h	定时器分频寄存器。每个（PSC）计时器时钟源周期，计时器计数器寄存器递增1。 在复位时，TDDR位被清除为0。 当预计算器计数器（PSC）值为0时，一个计时器时钟源周期之后， TDDR的内容将重新加载到PSC，TRANCNT将减少1。

4.6.14.25.6 传输控制器分频寄存器（TRANTPR1）

每次更新 PSC 的值，等每个（PSC）计时器时钟源周期，PSC 加载 TDDR 寄存器的值，具体说明如下。



图 4-216 传输控制器预分频寄存器

表 4-202 传输控制器预分频位域描述

位域	位名	类型	初始值	描述
15:0	PSC[15:0]	R/W	0h	定时器分频器： PSC加载了TDDR的内容，计时器计数器寄存器减少了1。 PSC可以通过读取寄存器来检查，但不能直接设置。它必须从定时器分频寄存器（TDDR）获取其值。 在复位时，PSC被设置为0。

4.7 内部串行 I2C 模块

此器件 DSP 内核的 SDA（GPIO28）和 SCL(GPIO29)引脚内部与预驱的数字逻辑相连，通 IIC 串行通信对预驱模块内数字逻辑部分的寄存器读写实现数据交互。预驱模块作为 IIC 的从机。I2C 结构如图 4-217 所示。

I2C 模块具有以下特性：

- 符合飞利浦 I2C 总线规范（版本 2.1）：
  - 支持 1 至 8 位格式传输
  - 7 位和 10 位寻址模式
  - 广播
  - START 字节模式
  - 支持多个主发送器和从接收器
  - 支持多个从发送器和主接收器
  - 组合主器件发送/接收和接收/发送模式
  - 数据传输速率从 10kbps 到高达 400kbps（I2C 快速模式速率）
- 一个 4 级接收 FIFO 和一个 4 级发送 FIFO
- 可以由 CPU 使用的中断。此中断可由下列条件之一生成：
  - 发送数据就绪
  - 接收数据就绪
  - 寄存器访问就绪
  - 无应答
  - 仲裁丢失
  - 检测到停止条件
  - 被寻址为从器件
- 在 FIFO 模式下，CPU 可以使用附加的中断

- 模块启用/禁用能力
- 自由数据格式模式



A.以 SYSCLKOUT 速率对 I2C 寄存器进行访问。I2C 端口的内部时序和信号波形也为 SYSCLKOUT 速率。

B.PCLKCR0 寄存器内的时钟使能位 (I2CAENCLK) 关闭到 I2C 端口的时钟以实现低功耗运行。复位时，I2CAENCLK 清除，这表明外设内部时钟被关闭。

图 4-217 I2C 外设模块接口

表 4-203 中的寄存器配置并且扩展 I2C 端口操作。

表 4-203 I2C-A 寄存器

名称	地址	受 EALLOW 保护	说明
I2COAR	0x7900	否	I2C 自身的地址寄存器
I2CIER	0x7901	否	I2C 中断使能寄存器
I2CSTR	0x7902	否	I2C 状态寄存器
I2CCLKL	0x7903	否	I2C 时钟低电平时间分频器寄存器
I2CCLKH	0x7904	否	I2C 时钟高电平时间分频器寄存器
I2CCNT	0x7905	否	I2C 数据计数寄存器
I2CDRR	0x7906	否	I2C 数据接收寄存器
I2CSAR	0x7907	否	I2C 从器件地址寄存器
I2CDXR	0x7908	否	I2C 数据发送寄存器
I2CMDR	0x7909	否	I2C 模式寄存器
I2CISRC	0x790A	否	I2C 中断源寄存器
I2CPSC	0x790C	否	I2C 预分频器寄存器
I2CFFTX	0x7920	否	I2C FIFO 发送寄存器
I2CFFRX	0x7921	否	I2C FIFO 接收寄存器
I2CRSR	-	否	I2C 接收移位寄存器（CPU不可访问）
I2CXSR	-	否	I2C 发送移位寄存器（CPU不可访问）

4.7.1 I2C 电气特性和时序

表 4-204 I2C 开关特性

	测试条件	最小值	最大值	单位
f_{SCL} SCL 时钟频率	I2C 时钟模块频率介于 7MHz 到 12MHz 之间，且对 I2C 预分频器和时钟分频器寄存器进行了适当配置。		400	kHz
V_{il} 低电平输入电压			$0.3V_{DDIO}$	V
V_{ih} 高电平输入电压		$0.7V_{DDIO}$		V
V_{hys} 输入滞后		$0.05V_{DDIO}$		V
V_{ol} 低电平输出电流	3mA 灌电流	0	0.4	V
t_{LOW} SCL 时钟的低周期	I2C 时钟模块频率介于 7MHz 到 12MHz 之间，且对 I2C 预分频器和时钟分频器寄存器进行了适当配置。	1.3		μs
t_{HIGH} SCL 时钟的高周期	I2C 时钟模块频率介于 7MHz 到 12MHz 之间，且对 I2C 预分频器和时钟分频器寄存器进行了适当配置	0.6		μs
I_I 输入电压介于 $0.1V_{DDIO}$到 $0.9V_{DDIO}$（最大值）的输入电流		-10	10	μA

4.7.2 寄存器映射

表 4-84 IIC 从机存储映射表

寄存器名	7	6	5	4	3	2	1	0	访问类型	地址 (Hex)
故障状态寄存器	FAULT	WDFLT	GDF	OCP	VM_UVFL	VCP_UVFL	OTSD	OTW	R	0
VDS1/2 和 GDF1/2 状态寄存器	H2_GDF	L2_GDF	H1_GDF	L1_GDF	H2_VDS	L2_VDS	H1_VDS	L1_VDS	R	1
主控制寄存器	RESERVED		LOCK			RESERVED		CLR_FLT	RW	2
TDEAD 和 WD 控制寄存器	TDEAD		WD_EN	WD_DLY		RESERVED			RW	3
VDS1/2 控制寄存器	SO_LIM	VDS_H			DIS_H2_VDS	DIS_L2_VDS	DIS_H1_VDS	DIS_L1_VDS	RW	4

配置控制寄存器	TOFF	CHOP_IDS	VREF_SCL	SH_EN	GAIN_CS		RW	5
VDS3 和 GDF3 控制寄存器	VDS_L		H3_GDF	L3_GDF	H3_VDS	L3_VDS	RW	6
VDS3 控制寄存器	RESERVED	DIS_T_TO_DOM_TXD	RESERVED	DIS_L16_VDS	DIS_H3_VDS	DIS_L3_VDS	RW	7

表 4-85 访问类型代码

访问类型	代码	描述
Read Type		
R	R	Read
Write Type		
W	W	Write

4.7.3.1 状态寄存器

状态寄存器用于报告警告和故障情况。状态寄存器是只读寄存器。

表 4-86 列出了状态寄存器的内存映射寄存器。表 4-86 中未列出的所有寄存器偏置地址应视为保留位置，并且不应修改寄存器内容。

表 4-86 可用寄存器汇总表

地址	寄存器名	章节
0x00	故障状态寄存器	4.6.2.2 章节
0x01	VDS1/2 和 GDF1/2 状态寄存器	4.6.2.3 章节

注：此寄存器地址为IIC从机（预驱）地址，区别于表 4-26 CAN FD（DSP内核）寄存器地址。

4.7.3.2 故障状态寄存器(地址=0x00)

FAULT 状态如表 4-87 所示，并在 4-88 中进行了描述。

表 4-87 故障状态寄存器

7	6	5	4	3	2	1	0
FAULT	RESERVED	GDF	OCP	VM_UVFL	VCP_UVFL	OTSD	OTW
R-0b	R-0b	R-0b	R-0b	R-0b	R-0b	R-0b	R-0b

表 4-88 故障状态位描述

位	字段	类型	默认	描述
7	FAULT	R	0b	FAULT 状态寄存器的逻辑 OR，不包括 OTW 位
6	RESERVED	R	0b	保留
5	GDF	R	0b	栅驱动故障
4	OCP	R	0b	VDS 监测过电流故障
3	VM_UVFL	R	0b	VM 欠压锁定
2	VCP_UVFL	R	0b	电荷泵欠压故障
1	OTSD	R	0b	过温关断
0	OTW	R	0b	超温警告

4.7.3.3 VDS1/2 和 GDF1/2 状态寄存器名(地址=0x01)

VDS 和 GDF 状态如 4-89 所示，并在 4-90 中进行了描述。

表 4-89 VDS1/2 和 GDF1/2 状态寄存器

7	6	5	4	3	2	1	0
H2_GDF	L2_GDF	H1_GDF	L1_GDF	H2_VDS	L2_VDS	H1_VDS	L1_VDS
R-0b	R-0b	R-0b	R-0b	R-0b	R-0b	R-0b	R-0b

表 4-90 VDS1/2 和 GDF1/2 状态位描述

位	字段	类型	默认	描述
7	H2_GDF	R	0b	指示半桥 2 高边桥 FET 的栅极驱动故障
6	L2_GDF	R	0b	指示半桥 2 低边桥 FET 的栅极驱动故障
5	H1_GDF	R	0b	指示半桥 1 高边桥 FET 的栅极驱动故障
4	L1_GDF	R	0b	指示半桥 1 低边桥 FET 的栅极驱动故障
3	H2_VDS	R	0b	指示半桥 2 高边桥 FET 上的 VDS 监测过

				电流故障
2	L2_VDS	R	0b	指示半桥 2 低边桥 FET 上的 VDS 监测过电流故障
1	H1_VDS	R	0b	指示半桥 1 高边桥 FET 上的 VDS 监测过电流故障
0	L1_VDS	R	0b	指示半桥 1 低边桥 FET 上的 VDS 监测过电流故障

4.7.3.4 控制寄存器

控制寄存器用于配置设备，其具有读写功能。

表 4-91 列出了状态寄存器的内存映射寄存器。表 4-91 中未列出的所有寄存器偏置地址应视为保留位置，并且不应修改寄存器内容。

表 4-91 可用寄存器汇总表

地址	寄存器名	章节
0x02	主控制寄存器	4.7.2.5 章节
0x03	TDEAD 和 WD 控制寄存器	4.7.2.6 章节
0x04	VDS1/2 控制寄存器	4.7.2.6 章节
0x05	配置控制寄存器	4.7.2.8 章节
0x06	VDS3 和 GDF3 控制寄存器	4.7.2.9 章节
0x07	VDS3 控制寄存器	4.7.2.10 章节

注：此寄存器地址为IIC从机（预驱）地址，区别于表 4-26 CAN FD（DSP内核）寄存器地址。

4.7.3.5 主控制寄存器名称(地址=0x02)

主控制如表 4-92 所示，并在 4-93 中进行了描述。

表 4-92 主控制寄存器

7	6	5	4	3	2	1	0
RESERVED		LOCK			RESERVED		CLR_FLT
R/W-00b		R/W-011b			R/W-00b		R/W-0b

表 4-93 主控字段说明

位	字段	类型	默认	描述

7-6	RESERVED	R/W	00b	保留
5-3	LOCK	R/W	011b	写入 110b 以通过忽略除地址 0x02h 以外的其他寄存器更改来锁定设置。写入 110b 以外的任何序列在解锁时都无效。将 011b 写入此寄存器以解锁所有寄存器。锁定时，写入 011b 以外的任何序列都无效。
2-1	RESERVED	R/W	00b	保留
0	CLR_FLT	R/W	0b	向该位写入 1 以清除故障位

4.7.3.6 TDEAD 和 WD 控制寄存器(地址=0x03)

TDEAD 和 WD 状态如表 4-94 所示，并在 4-95 中进行了描述。

表 4-94 TDEAD 和 WD 寄存器

7	6	5	4	3	2	1	0
TDEAD		WE_EN	WD_DLY		RESERVED		
R/W-00b		R/W-0b	R/W-00b		R/W-111b		

表 4-95 死区时间描述

位	字段	类型	默认	描述
7-6	TDEAD	R/W	00b	00b，死区时间=t_{GDF}+（220±20）ns 01b，死区时间=t_{GDF}+（340±20）ns 注：t_{GDF}为 GDF 检测延时
5	WD_EN	R/W	0b	启用或禁用看门狗时间（默认情况下禁用）
4-3	WD_DLY	R/W	00b	Watchdog timeout delay (if WD_EN=1) 00b=10ms 01b=20ms 10b=50ms 11b=100ms

2-0	RESERVED	R/W	111b	保留

4.7.3.7 VDS1/2 控制寄存器名称(地址=0x04)

VDS1/2 控制如 4-96 所示，并在 4-97 中进行了描述。

表 4-96 VDS1/2 控制寄存器

7	6	5	4	3	2	1	0
SO_LIM	VDS_H			DIS_H2_VDS	DIS_L2_VDS	DIS_H1_VDS	DIS_L1_VDS
R/W-0b	R/W-111b			R/W-0b	R/W-0b	R/W-0b	R/W-0b

表 4-97 VDS1/2 控制字段说明

位	字段	类型	默认	描述
7	SO_LIM	R/W	0b	0b=默认操作 1b=SO 输出电压限制为 3.6V
6-4	VDS_H	R/W	111b	设置高边桥每个 FET 的 VDS(OCP)监测 000b=0.06V 001b=0.145V 010b=0.17V 011b=0.2V 100b=0.12V 101b=0.24V 110b=0.48V 111b=0.96V
3	DIS_H2_VDS	R/W	0b	禁用半桥 2 高压侧 FET 上的 VDS 监测（默认启用）
2	DIS_L2_VDS	R/W	0b	禁用半桥 2 低压侧 FET 上的 VDS 监测（默认启用）
1	DIS_H1_VDS	R/W	0b	禁用半桥 1 高压侧 FET 上的 VDS 监测（默认启用）
0	DIS_L1_VDS	R/W	0b	禁用半桥 1 低压侧 FET 上的 VDS 监测（默认启用）

4.7.3.8 配置控制寄存器名称(地址=0x05)

配置控制如 4-98 所示，并在 4-99 中进行了描述。

图 4-98 配置控制寄存器

7	6	5	4	3	2	1	0
RESERVED		CHOP_IDS	VREF_SCL		SH_EN	GAIN_CS	
R/W-00b		R/W-0b	R/W-00b		R/W-0b	R/W-01b	

表 4-99 配置控制字段说明

位	字段	类型	默认	描述
7-6	RESERVED	R/W	00b	保留
5	CHOP_IDS	R/W	0b	禁用母线电流过流保护（默认启动）
4-3	VREF_SCL	R/W	00b	电流监测 VREF 设置电压 00b=3V 01b=2V 10b=1.2V 11b=0.4V
2	SH_EN	R/W	0b	启用分流放大器的采样和保持操作（默认禁用）
1-0	GAIN_CS	R/W	01b	分流放大器增益设置 00b=2V/V 01b=4V/V 10b=8V/V 11b=16V/V

4.7.3.9 VDS3 和 GDF3 控制寄存器名称(地址=0x06)

配置控制如 4-100 所示，并在 4-101 中进行了描述。

图 4-100VDS3 和 GDF3 控制寄存器

7	6	5	4	3	2	1	0
VDS_L				H3_GDF	L3_GDF	H3_VDS	L3_VDS
R/W-1111b				R-0b	R-0b	R-0b	R-0b

表 4-101 VDS3 和 GDF3 控制字段说明

位	字段	类型	默认	描述
7-4	VDS_L	R/W	1111b	设置低边桥每个 FET 的 VDS(OCP)监测 0000b=0.06V 0001b=0.145V 0010b=0.17V 0011b=0.2V 0100b=0.12V 0101b=0.24V 0110b=0.36V 0111b=0.48V 0000b=0.60V 0001b=0.72V 0010b=0.84V 0011b=0.96V 0100b=1.20V 0101b=1.44V 0110b=1.68V 0111b=1.92V
3	H3_GDF	R	0b	显示半桥 3 高边桥 FET 上的 GDF 栅极驱动故障
2	L3_GDF	R	0b	显示半桥 3 低边桥 FET 上的 GDF 栅极驱动故障
1	H3_VDS	R	0b	显示半桥 3 高边桥 FET 上的 VDS 监测过电流故障
0	L3_VDS	R	0b	显示半桥 3 低边桥 FET 上的 VDS 监测过电流故障

4.7.3.10 VDS3 控制寄存器名称(地址=0x07)

VDS3 控制如 4-102 所示，并在 4-103 中进行了描述。

表 4-102 VDS3 控制寄存器

7	6	5 4 3	2	1	0
RESERVED	DIS_T_TO_DOM_TXD	RESERVED	DIS_L16_VDS	DIS_H3_VDS	DIS_L3_VDS
R/W-0b	R/W-0b	R/W-000b	R/W-0b	R/W-0b	R/W-0b

表 4-103 VDS3 控制字段说明

位	字段	类型	默认	描述
7	RESERVED	R/W	0b	保留
6	DIS_T_TO_DOM_TXD	R/W	0b	使能或禁用 LIN 模块的 XTD 引脚显性超时保护功能
5-3	RESERVED	R/W	000b	保留
2	DIS_L16_VDS	R/W	0b	禁用 SP 和 SN 之间的电压差监测、可用于母线电流的检测（默认启用）
1	DIS_H3_VDS	R/W	0b	禁用半桥 3 高压侧 FET 上的 VDS 监测（默认启用）
0	DIS_L3_VDS	R/W	0b	禁用半桥 3 低压侧 FET 上的 VDS 监测（默认启用）

4.7.3 I2C 从机功能

预驱模块作为 IIC 的从机，通 IIC 串行通信对预驱模块内寄存器数据读写。SDA 引脚具有漏极开路输出。当检测到故障时，SDA 引脚为逻辑低。

4.7.1.1 状态机



图 4-89 IIC 从机接口状态机

如上所示为 iic 从机接口状态机，总共有四个状态：

1) idle：空闲态，在空闲态时外设无任何响应
2) addr：地址态，即在该状态接收主机数据为地址，该从机地址为 7’ h36
3) cmd：命令态，即在该状态接收主机数据用作命令解析
4) data：数据态，即在该状态接收写入到预驱的数据或发送给主机需要读出的数据

系统复位时，IIC 处于 idle 状态，当检测到 IIC 的 start 信号后 iic 进入地址状态，在地址态接收的地址匹配从机地址时，IIC 进入命令态，如果地址不匹配则 IIC 进入 idle 状态，等待下一次 start 信号重新接收地址。命令态解析完成后 IIC 则进入数据态对预驱寄存器进行读写。在数据态完成一帧数据后如果检测到 ack 信号则重新进入命令态，做下一次命令解析。如果未检测到 ack 信号，则进入 idle 状态。

只要检测到 IIC 的 stop 信号后，IIC 立即进入 idle 状态。

4.7.1.2 I2C 通讯数据结构

IIC 通信结构如下图所示。



图 4-90 IIC 通信结构图

如上图所示，iic 检测到 start 信号后，开始接收 slave_id，当接收到 id 匹配时，iic 从机返回 ack 信号（低电平），紧接着接收命令，然后在接收或发送数据。

表格 4-83 传输数据解析

数据名	描述
s_id[6:0]	slave id： iic 从机 slave id 等于 7’h36，才会给出 ack 信号，否则 iic 从机进入 idle 状态
ack	所有 ack 信号都为低电平，否则算未接收到 ack
cmd[7]	主机对预驱寄存器读写使能： 0：写数据 1：读数据
cmd[6:3]	主机对预驱寄存器读写地址 addr=cmd[6:3]
cmd[2:0]	改位忽略，不做操作，可为任何值
data[7:0]	如果为写则该为写入预驱寄存器数据，后面 ack 为 iic slave 响应 如果为读则该为从预驱寄存器读出数据，后面 ack 为 iic master 响应

4.7.4 I2C寄存器（主机）

4.7.4.1 I2C自身地址寄存器

I2C 自身地址寄存器（I2COAR）是一个 16 位寄存器。I2C 模块使用这个寄存器来指定它自己的从地址，这将它与连接到 I2C 总线的其他从地址区分开来。如果选择 7 位寻址模式（I2CMDR 中 XA=0），只有 6-0 位写入 0 到 9-7 位。



图 4-218 I2C 自身地址寄存器

表 4-205 I2C 自身地址寄存器位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留位。
9:0	OAR	R/W	0h	自身地址位。 00h～7Fh：在7位地址格式中（模式寄存器I2CMDR中的XA=0），位6～0提供I2C模块的7位从地址，位9～7需要写入0。 000h～3FFh：在10位地址格式中（模式寄存器I2CMDR中的XA=1），位9～0提供I2C模块的10位从地址。

4.7.4.2 I2C中断使能寄存器



图 4-219 I2C 中断使能寄存器

表 4-206 I2C 中断使能寄存器位域描述

位域	位名	类型	初始值	描述
15:7	Reserved	R	0h	保留位。
6	AAS	R/W	0h	从机地址中断使能位。 0：禁止中断请求。 1：使能中断请求。
5	SCD	R/W	0h	停止（STOP）条件检测中断使能位。 0：禁止中断请求。 1：使能中断请求。
4	XRDY	R/W	0h	发送数据就绪中断使能位，该位在FIFO模式不能设置。 0：禁止中断请求。 1：使能中断请求。
3	RRDY	R/W	0h	接收数据就绪中断使能位，该位在FIFO模式不能设置。 0：禁止中断请求。 1：使能中断请求。
2	ARDY	R/W	0h	寄存器访问就绪中断使能位。 0：禁止中断请求。 1：使能中断请求。
1	NACK	R/W	0h	无应答中断使能位。 0：禁止中断请求。 1：使能中断请求。
0	ARBL	R/W	0h	仲裁丢失中断使能位。 0：禁止中断请求。 1：使能中断请求。

4.7.4.3 I2C状态寄存器

15	14	13	12	11	10	9	8
Reserved	SDIR	NACKSNT	BB	RSFULL	XSMT	AAS	AD0
R-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
Reserved		SCD	XRDY	RRDY	ARDY	NACK	ARBL
R-0h		R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-220 I2C 状态寄存器

表 4-207 I2C 状态寄存器位域描述

位域	位名	类型	初始值	描述
15	Reserved	R	0h	保留位。
14	SDIR	R/W	0h	从机方向位。 0：I2C模块作为从发送器不分配地址。以下事件之一都能将SDIR清零： -手动写入1清零。 -数字回环模式使能。 -I2C总线上出现启动（START）或者停止（STOP）条件。 1：I2C总线作为从发送器分配了地址。
13	NACKSNT	R/W	0h	NACK发送位，当I2C模式处于接收模式时使用该位。当使用无应答（NACK）模式时，NACKSNT受影响。 0：没有发送NACK位。下列任何事件之一清零NACKSNT位： -手动写入1清零。 -复位I2C模块（向IRS写入0或者器件复位）。 1：发送NACK位。在I2C总线上的应答周期内，发送了无应答位。
12	BB	R/W	0h	总线忙位。BB位给另外的数据传送器指明I2C总线是处于忙或空闲状态。写入1清0该位。 0：总线空闲。下列任何事件之一都能清零BB位。 -I2C模式接收或者发送一个停止位（总线空闲）。 -手动清零BB位，写入1清零。 -复位I2C模块。 1：总线忙。在I2C模式时，总线上已经发送或者接收一个启动位。
11	RSFULL	R/W	0h	接收移位寄存器溢出位。RSFULL表示接收时的溢出情况。当新的数据转移到接收转换寄存器（I2CRSR），且原来的数据没有从数据接收寄存器（I2CDRR）中读取时，就会发生溢出情况。当新的位从SDA引脚到达时，它们覆盖I2CRSR中的位。在读取之前的数据之前，新数据不会被复制到ICDRR中。 0：没有溢出发生。下列任何事件之一都能清零RSFULL位。 -CPU读数据接收寄存器（I2CDRR）寄存器。仿真器读数据接收寄存器（I2CDRR）寄存器，不会影响此位。 -复位I2C模块。 1：发生了溢出。
10	XSMT	R/W	0h	发送移位寄存器空。XSMT=0表示传送已发生下溢。若发送移位寄存器（I2CXSR）为空，而且最后一个从数据发送寄存器（I2CDXR）到I2CXSR的传送之后没有装载数据发送寄存器（I2CDXR），则发生下溢。直到数据发送寄存器（I2CDXR）中装载新数据时，下一个数据发送寄存器（I2CDXR）到I2CXSR的传送才发生。如果没有及时传送新数据，那么原来的数据可能在SDA引脚再次发送。 0：检测到下溢（空）。 1：未检测到下溢（不空）。通过下列事件之一能置位XSMT位。 -写数据到数据发送寄存器（I2CDXR）。 -复位I2C模块。
9	AAS	R/W	0h	从机地址位。 0：在7位地址格式时，当接收到一个NACK、一个停止（STOP）条件或者一个启动（START）条件时，将清零AAS位。在10位地址格式中，当接收到一个NACK、一个停止（STOP）条件或者一个与I2C模块外设本身从地址不同的从地址时，将清零AAS位。 1：I2C模块能够识别自己的从机地址或者全为0的地址（常规呼叫）。

8	AD0	R/W	0h	地址的0位。 0：启动（START）条件或者停止（STOP）条件清零AD0。 1：检测到一个全为0的地址（常规的呼叫）。
7:6	Reserved	R	0h	保留位。
5	SCD	R/W	0h	停止（STOP）条件检测位。当I2C模块发送或接收到一个停止（STOP）条件时，置位SCD位，I2C模块延迟I2CMDR[STP]位的清除，直到SCD位被设置。 0：没有检测到停止（STOP）条件，SCD位为0。 下列事件之一将清零SCD位： -当I2C ISRC寄存器中包含110b（检测到停止（STOP）条件）值时，CPU读I2CSRC寄存器。仿真器读I2C ISRC寄存器，不影响此位。处于非FIFO模式中时 -通过写入1清零SCD位。 -复位I2C模块。 1：在I2C总线上检测到一个停止（STOP）条件。
4	XRDY	R/W	0h	数据发送准备好中断标志位。，由于原来的数据已经从数据发送寄存器I2CDXR中复制到发送移位寄存器I2CXSR中，XRDY表明数据发送寄存器I2CDXR已经准备好接收新数据。CPU能够查询XRDY或使用XRDY中断请求。在FIFO模式中，可以使用TXFFINT来代替。 0：数据发送寄存器（I2CDXR）未准备好，当数据写入数据发送寄存器（I2CDXR）时，清零XRDY位。 1：数据发送寄存器（I2CDXR）准备好，数据已经从数据发送寄存器复制到I2CXSR。 当复位I2C模块时，强制置位XRDY位。
3	RRDY	R/W	0h	数据接收准备好中断标志位。处于非FIFO模式中时，因为数据已经从接收移位寄存器（I2CRSR）复制到数据接收寄存器（I2CDRR），所以RRDY表明数据接收寄存器（I2CDRR）已经准备好接收数据。CPU能够查询RRDY或使用RRDY中断请求。在FIFO模式中，可以使用RXFFINT来代替。 0：数据接收寄存器（I2CDRR）未准备好。下列事件之一将清零RRDY位： -CPU读数据接收寄存器（I2CDRR）。仿真器读数据接收寄存器（I2CDRR）将不影响此位。 -通过写入1清零RRDY位。 -复位I2C模块。 1：数据接收寄存器（I2CDRR）准备好。数据已经从12CRSR复制到数据接收寄存器（12CDRR）。
2	ARDY	R/W	0h	寄存器访问就绪中断标志位（仅当I2C模式为主控模式时才有效）。由于先前程序使用的地址、数据和命令值已经使用，ARDY位表明I2C模块寄存器已经准备好接收访问。CPU可以查询ARDY位或者使用ARDY中断请求。 0：寄存器存取未准备好。通过下列事件之一将清零ARDY位： I2C模块已经开始使用当前寄存器中的值。 -通过写入1清零ARDY位。 -复位I2C模块。 1：寄存器存取准备好。 在非重启模式中（在模式寄存器I2CMDR中的RM=0），如果模式寄存器（I2CMDR）中STP=0，数据计数器减到0，置位ARDY位；如果STP=1，则ARDY位不会受到影响。 此时，当数据计数器减到0时，I2C模块产生停止（STOP）条件。 在重启模式中（在模式寄存器I2CMDR中的RM=1），ARDY位将在数据发送寄存器（I2CDXR）发送每个字节结束时置1。
1	NACK	R/W	0h	无应答中断标志位。当I2C模块作为一个发送器（无论是主还是从）时，将使用NACK位。NACK位表示I2C模块是否已经从接收器查询到一个应答值（ACK）或者一个不应答位（NACK）。CPU能查询NACK位或者使用NACK中断请求。 0：ACK接收/NACK未接收。通过下列事件之一将清零NACK位： -接收器已经发送了ACK位。 -通过写入1清零NACK位。 -CPU读中断源寄存器（I2CISRC）并且该寄存器中包含NACK中断代码。仿真器读中断源寄存器（I2CISRC）将不影响此位。 -复位I2C模块。 1：接收到NACK位。硬件检测到不应答位（NACK）已经接收。 注意：即使一个或者更多的从动发送器应答，当I2C模块执行一个常规的呼叫发送时，NACK是1。

0	ARBL	R/W	0h	仲裁丢失中断标志位（仅仅当I2C位主发送模式时才有效）。 ARBL表示I2C模块已丢失仲裁竞争给另一个主发送器。CPU能够查询ARBL位或者使用ARBL中断请求。 0：仲裁未丢失。下列事件之一将清零AL位： -写入1清零AL位。 -CPU读中断源寄存器I2CISRC并且该寄存器中包含AL中断的代码。仿真器读中断源寄存器I2CISRC不影响此位。 -复位I2C模块。 1：仲裁丢失。下列事件之一将置位AL位： I2C模块检测到几乎同时开始产生竞争的两个或多个发送器并丢失仲裁竞争。 当置位BB位（总线忙）时，I2C模块将试图启动一个发送数据的过程。 当AL变为1时，将清零模式寄存器（I2CMDR）的MST位和STP位，I2C模块转换成一个从接收器。

4.7.4.4 I2C时钟低电平时间分频器寄存器

R/W-0h

图 4-221 I2C 时钟低电平时间分频器寄存器

表 4-208 I2C 时钟低电平时间分频器寄存器位域描述

位域	位名	类型	初始值	描述
15:0	I2CCLKL	R/W	0h	时钟低电平分频值。 要产生主时钟的低电平持续时间，需要将模块时钟的周期乘以(ICCL+d)。d是基于预分频器的调整系数。 注意：必须将这些位设置为非零值，才能正确生成I2C时钟。

4.7.4.5 I2C时钟高电平时间分频器寄存器

R/W-0h

图 4-222 I2C 时钟高电平时间分频器寄存器

表 4-209 I2C 时钟高电平时间分频器寄存器位域描述

位域	位名	类型	初始值	描述
15:0	I2CCLKH	R/W	0h	时钟高电平分频值。 要产生主时钟的低电平持续时间，需要将模块时钟的周期乘以(ICCL+d)。d是基于预分频器的调整系数。 注意：必须将这些位设置为非零值，才能正确生成I2C时钟。

4.7.4.6 I2C数据计数寄存器

I2CCNT 是一个 16 位寄存器，用于指示当 I2C 模块配置为发送器时要传输多少数据字节，或者配置为主接收器时要接收多少数据字节。在重复模式下（RM=1），不使用 I2CCNT。

写入 I2CCNT 的值被复制到内部数据计数器。内部数据计数器每传输一个字节减 1（I2CCNT 保

持不变）。如果在主模式下请求 STOP 条件（在 I2CMDR 中 STP=1），则 I2C 模块在倒计时完成时（即在传输最后一个字节时）使用 STOP 条件终止传输。



图 4-223 I2C 数据计数寄存器

表 4-210 I2C 数据计数寄存器位域描述

位域	位名	类型	初始值	描述
15:0	I2CCNT	R/W	0h	数据字节计数值，表示发送或者接收数据的字节。当模式寄存器（I2CMDR）的RM位置1时，数据计数寄存器（12CCNT）的值是无效的。 0000h：装入内部数据计数器的值为65536。 0001～FFFFh：装入内部数据计数器的值为1～65535。

4.7.4.7 I2C数据接收寄存器

I2CDRR 是 CPU 用来读取接收数据的 16 位寄存器。I2C 模块可以接收 1~8 位的数据字节。位的数量是用 I2CMDR 中的位计数（BC）位来选择的。每次一位从 SDA 引脚移到接收移位寄存器（I2CRSR）。当接收到一个完整的数据字节时，I2C 模块将数据字节从 I2CRSR 复制到 I2CDRR。CPU 无法直接访问 I2CRSR。

如果在 I2CDRR 中存在小于 8 位的数据字节，则该数据值为右对齐，I2CDRR（7-0）的其他位未定义。例如，BC=011（3 位数据大小），则接收数据在 I2CDRR（2-0）中，I2CDRR（7-3）的内容未定义。

当处于接收 FIFO 模式时，I2CDRR 寄存器充当接收 FIFO 缓冲区。



图 4-224 I2C 数据接收寄存器

表 4-211 I2C 数据接收寄存器位域描述

位域	位名	类型	初始值	描述

15:8	RESERVED	R	0h	保留位。
7:0	DATA	R	0h	接收的数据值。

4.7.4.8 I2C从机地址寄存器

I2C 从地址寄存器（I2CSAR）是一个 16 位寄存器，用于存储下一个从地址，当 I2C 模块是主模块时，该从地址将由 I2C 模块传输。I2CSAR 的 SAR 字段包含一个 7 位或 10 位的从地址。当 I2C 模块不使用自由数据格式（在 I2CMDR 中 FDF=0）时，它使用该地址与一个或多个从机发起数据传输。当地址非零时，该地址是一个特定的从属地址。当地址为 0 时，该地址是对所有 slave 的通用调用。

如果选择 7 位寻址模式（I2CMD 中 XA=0），则只使用 I2CSAR 的 6-0 位将 0 写入 9-7 位。



图 4-225 I2C 从机地址寄存器

表 4-212 I2C 从机地址寄存器位域描述

位域	位名	类型	初始值	描述
15:10	RESERVED	R	0h	保留位。
9:0	SAR	R/W	3FFh	从机地址位。 在7位地址格式（模式寄存器I2CMDR中的XA=0）时，当I2C模块为主发送模式时，位6～0给7位模式提供从地址，将0写入9-7位。 在10位地址格式（模式寄存器I2CMDR中的XA=1）时，当I2C模块为主发送模式时，位9～0给10位模式提供从地址。

4.7.4.9 I2C数据发送寄存器

在寄存器 I2CDXR 中写入需要发送的数据字节，这 16 位寄存器接收 1 ~ 8 位的数据字节。在向数据发送寄存器（I2CDXR）写入数据之前，必须先向模式寄存器（I2CMDR）中 BC 位写入合适的值来确定数据发送寄存器（I2CDXR）中应该写入的数据字节的位数。当数据字节的位数少于 8 位时，写入数据发送寄存器（I2CDXR）中的数据必须是右对齐格式。向数据发送寄存器（I2CDXR）写入数据字节后，I2C 模块将数据字节复制到发送转换寄存器（I2CXSR）中。CPU 不能直接访问 I2CXSR。I2C 模块自动从 I2CXSR 寄存器向 SDA 引脚一次一位地传送数据位。

当处于发送 FIFO 模式时，I2CDXR 寄存器充当发送 FIFO 缓冲区。



图 4-226 I2C 数据发送寄存器

表 4-213 I2C 数据发送寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R	0h	保留位。
7:0	DATA	R	0h	要发送的数据值。

4.7.4.10 I2C模式寄存器



图 4-227 I2C 模式寄存器

表 4-214 I2C 模式寄存器位域描述

位域	位名	类型	初始值	描述
15	NACKMOD	R/W	0h	NACK模式位。该位只有当I2C模块为接收状态时才有效。 0：从接收模式。在总线的每个ACK周期，I2C模块都要发送一个ACK位到发送器。 如果设置了NACKMOD位，I2C模块仅发送一个NACK位。 主机接收模式：在总线的每个ACK周期，I2C模块都要发送一个ACK位到发送器，直到内部的数据计数器计数到0为止。数据计数器计数为0时，I2C模块发送一个NACK位到发送器。如果设置了NACKMOD位，I2C模块会早些发送一个NACK位。 1：从机接收/主机接收模式。I2C模块在总线的下一个应答周期发送一个NACK位到发送器。一旦发送了NACK位，就清除NACKMOD位。 注意：为了在总线的下一个周期发出一个NACK位，在最后一个数据位的上升沿之前，用户必须设置NACKMOD位。
14	FREE	R/W	0h	仿真调试控制位。当仿真调试器遇到断点时，该位控制I2C模块在仿真调试时所做的动作。 0：主模式。当中断发生时，如果SCL为低，I2C模块立即停止并且保持SCL为低（不论I2C模块为接收还是发送）。如果SCL为高电平，I2C模块处于等待状态直到SCL变为低，然后停止。 从模式：当前的发送或者接收任务完成时，断点可以强制停止I2C模块。 1：自由运行。当一个中断发生时，它仍然继续运行。
13	STT	R/W	0h	启动（START）条件位，仅仅用于I2C模块为主模式。当I2C模块启动与停止数据传送时，会检测RM、STT及STP位。STT位与STP位可用于终止重复模式，当IRS=0时，不能写STT位。 0：在主机模式时，启动（START）条件产生后，STT自动清除。 1：在主机模式时，置位STT为1。引起I2C模块在总线上产生一个启动（START）条件。
12	RESERVED	R	0h	保留位。
11	STP	R/W	0h	停止（STOP）条件位，仅仅用于I2C模块为主机模式。在主模式下，当I2C模块启动与停止数据传送时，会检测RM、STT及STP位。STT位与STP位可用于终止重复模式，当IRS=0时，不能写STP

				位，当处于非重复模式时，在生成停止条件之前必须至少传输一个字节。I2C模块延迟清除该位，直到I2CSTR[SCD]位设置完成后。为了避免中断I2C状态机，用户必须等到这个位清除后再发起一条新消息。 0：停止（STOP）条件产生后，STP自动清除。 1：当内部的数据计数器计数到0，DSP产生一个停止（STOP）条件时，STP位置为l。
10	MST	R/W	0h	主模式位。不论I2C模块是处于主机模式还是从机模式，都会检测MST位。当I2C模块产生一个停止（STOP）条件时，MST位自动从1变到0。 0：从模式。I2C模块工作于从模式，从主器件接收串行时钟脉冲。 1：主模式。I2C模块工作于主模式，在SCL引脚上产生串行时钟脉冲。
9	TRX	R/W	0h	发送模式位。TRX选择I2C模块是处于发送模式还是接收模式。 0：接收模式。I2C模块为一个接收器，从SDA引脚接收数据。 1：发送模式。I2C模块为一个发送器，从SDA引脚发送数据。
8	XA	R/W	0h	扩展地址使能位。 0：7位地址格式。I2C模块发送7位从地址（从地址寄存器（I2CSAR）中位6～0），它自身有7位从地址（自身地址寄存器（I2COAR）中位6～0）。 1：10位地址格式（扩展地址格式）。I2C模式发送10位从地址（从地址寄存器 I2CSAR中位9～0），它本身有10位从地址（自身地址寄存器I2COAR中位9～0）。
7	RM	R/W	0h	重复模式位（只适用于I2C模块为主发送模式）。当I2C模块启动和停止数据传输时将检测RM、STT、STP位。 0：非重复模式。数据计数寄存器（I2CCNT）的值确定还有多少字节要通过I2C模块发送或接收。 1：重复模式。每当数据发送寄存器（I2CDXR）写入数据就启动一次字节发送，直到用户设置STP位为1（或在FIFO模式时，发送FIFO寄存器为空），忽略数据计数寄存器（I2CCNT）的值。当数据发送寄存器（I2CDXR）或FIFO中更多的数据准备好时，使用ARDY位和中断，直到所有数据已经传送或者CPU写了停止（STP）位为止。
6	DLB	R/W	0h	数字回环模式位。 0：禁止数字回环模式。 1：使能数字回环模式。为了正确使用这个模式，MST位必须设置为1。 在数字回环模式中，数据发送寄存器（I2CDXR）发送出去的数据在N个时钟周期后通过一个内部路径返回到数据接收寄存器（I2CDRR）接收。 N=（I2C模块输入时钟频率/模块时钟频率）×8 发送时钟频率与接收时钟频率相等。在SDA引脚上发送的地址是自身地址寄存器（I2COAR）中的地址。注意：数字回环模式不支持自由数据格式（FDF=1）。
5	IRS	R/W	0h	I2C模块复位位。 0：复位/禁止I2C模块。当该位清0时，设置状态寄存器（I2CSTR）状态位为默认值。 1：使能I2C模块。如果I2C外部设备悬挂，可以通过该位释放I2C总线。
4	STB	R/W	0h	启动（START）字节模式位。只有I2C模块为主机模式时，该位有效。从机需要较长的时间来检测一个启动（START）条件，而启动字节可用于帮助从动来检测启动（START）条件。当I2C模块为从模式时，不论STB的值是什么，它将忽略主器件中的启动（START）字节。 0：I2C模块不处于启动字节模式。 1：I2C模块为启动字节模式。当用户设置启动（START）条件位（STT）时，I2C模块开始传送比一个启动（START）条件更多的信息。它包含： 一个启动（START）条件。 一个启动（START）字节（00000001b）。 一个虚读应答时钟脉冲。 一个重复的启动（START）条件。 然而通常I2C模块发送从地址寄存器（12CSAR）中的从地址。
3	FDF	R/W	0h	自由数据格式模式位。 0：禁止自由数据格式模式。通过XA位选择使用7位/10位地址格

				式。 1：使能自由数据格式模式。使用自由数据格式（没有地址）。 在数字回环模式（DLB=1）中不支持自由数据格式。
2:0	BC	R/W	0h	计数位，BC定义下一个字节的位数。BC选定的位数必须与其他驱动器数据位数相匹配。当BC=000b时，数据字节为8位。BC不影响地址字节（总是8位）。 注：如果比特数小于8，则接收数据在I2CDRR（7-0）中为右对齐，其他I2CDRR（7-0）位未定义。另外，写入I2CDXR的传输数据必须是右对齐的。 000：每字节8位。 001：每字节1位。 010：每字节2位。 011：每字节3位。 100：每字节4位。 101：每字节5位。 110：每字节6位。 111：每字节7位。

4.7.4.11 I2C中断源寄存器



图 4-228 I2C 中断源寄存器

表 4-215 I2C 中断源寄存器位域描述

位域	位名	类型	初始值	描述
15:12	RESERVED	R	0h	保留位。
11:8	WRITE_ZEROS	R/W	0h	内部测试位，这些保留位位置应该总是写为零。
7:3	RESERVED	R	0h	保留位。
2:0	INTCODE	R	0h	中断代码位。表示有一个I2C中断产生。 CPU读取时将清零这些位。如果另外的一个低优先级中断被悬挂或者使能，将装载相应的中断值。否则，将清零该值。 在仲裁丢失的情况下，检测到不应答条件或者停止（STOP）条件，CPU读取将清除状态寄存器（I2CSTR）中的相关中断标志位。 仿真器读取不影响状态寄存器（I2CSTR）中的状态位。 000：无。 001：仲裁丢失。 010：检测到无应答条件。 011：寄存器存取准备完成。 100：接收数据准备完成。 101：发送数据准备完成。 110：检测到停止（STOP）条件。 111：设置为从机。

4.7.4.12 I2C预分频器寄存器

I2C 模块预分频寄存器 I2CPSC（I2CPrescalerRegister）是一个 16 位寄存器。它可以将 I2C 模块输入时钟分频成用户想得到的时钟频率。预分频值 IPSC 在 I2C 模块复位（IRS=0）时将初始化。预分频仅仅在 IRS 的值跳变到 1 之后才起作用。当 IRS=1 时，改变 IPSC 值是无效的。



图 4-229 I2C 预分频器寄存器

表 4-216 I2C 预分频器寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R	0h	保留位。
7:0	IPSC	R/W	0h	I2C模块预分频值。IPSC确定CPU时钟的分频率： 模块时钟频率=I2C模块输入时钟频率/（IPSC+1）。 注意：IPSC必须在I2C模块复位时进行初始化。

4.7.4.13 I2C FIFO发送寄存器



图 4-230 I2C FIFO 发送寄存器

表 4-217 I2C FIFO 发送寄存器位域描述

位域	位名	类型	初始值	描述
15	RESERVED	R	0h	保留位。
14	I2CFFEN	R/W	0h	I2C模块FIFO模式使能位，该位必须正确设置为发送或者接收FIFO。 0：禁止I2C模块FIFO模式。 1：使能I2C模块FIFO模式。
13	TXFFRST	R/W	0h	I2C模块发送FIFO复位位。 0：复位发送FIFO指针到0000，并保持发送FIFO寄存器为复位状态。 1：使能发送FIFO操作。
12:8	TXFFST	R	0h	发送FIFO的状态位。 xxxxx：发送FIFO包括xxxxx字节。 00000：发送FIFO为空。 注意：由于这些位被重置为零，当发送FIFO操作启用且I2C退出复位状态时，发送FIFO中断标志将被置位。如果中断被启用，这将产生一个发送FIFO中断。为了避免由此产生的任何不利影响，在发送FIFO操作启用且I2C退出复位状态后，请向TXFFINTCLR写入1。
7	TXFFINT	R	0h	发送FIFO中断标志位。通过向TXFFINCLR位写入1来清零该位。如果TXFFIENA位置1，置位该位将产生一个中断。 0：未产生发送FIFO中断。 1：产生发送FIFO中断。
6	TXFFINTCLR	R/W1C	0h	发送FIFO中断标志清零位。 0：写入0无效，读出为0。 1：写入1清零TXFFINT标志。
5	TXFFIENA	R/W	0h	发送FIFO中断使能位。 0：禁止发送FIFO中断，置位TXFFINT标志位不产生中断。 1：使能发送FIFO中断，置位TXFFINT标志位产生中断。
4:0	TXFFIL	R/W	0h	发送FIFO中断状态级。 通过该位域设置发送中断状态级。当TXFFST4～0位的值小于或等于该位域时，TXFFINT标志位置1，如果TXFFIENA位置1，将产生

				一个中断。由于该设备上的I2C具有4级发送FIFO，因此这些位不能配置为超过4个FIFO级别的中断。

4.7.4.14 I2C FIFO接收寄存器



图 4-231 I2C FIFO 接收寄存器

表 4-218 I2C FIFO 接收寄存器位域描述

位域	位名	类型	初始值	描述
15:14	RESERVED	R	0h	保留位。
13	RXFFRST	R/W	0h	I2C模块接收FIFO复位位。 0：复位接收FIFO指针到0000，并保持接收FIFO寄存器为复位状态。 1：使能接收FIFO操作。
12:8	RXFFST	R	0h	接收FIFO内容的状态。 xxxxx：接收FIFO包含xxxxx字节。 00000：接收FIFO位空。
7	RXFFINT	R	0h	接收FIFO中断标志位。通过写入1到RXFFINTCLR位清零该位。如果RXFFIENA位置1，那么置位该位将产生一个中断。 0：接收FIFO中断条件未发生。 1：接收FIFO中断条件已经发生。
6	RXFFINTCLR	R/W1C	0h	接收FIFO中断标志清零位。 0：写入0无效，读出为0。 1：写入1清除RXFFINT标志。
5	RXFFIENA	R/W	0h	接收FIFO中断使能位。 0：禁止接收FIFO中断。置位RXFFINT标志位不产生中断。 1：使能接收FIFO中断，置位RXFFINT标志位产生中断。
4:0	RXFFIL	R/W	0h	接收FIFO中断状态级。 这些位域设置接收FIFO中断优先级。当RXFFST4～0位的值等于或大于该位域时，RXFFINT标志位置1。如果RXFFIENA位已经置1，将产生一个中断。 注意：该位域复位时为0，如果接收FIFO使能中断，且I2C模块退出复位状态，那么接收FIFO中断标志位将置1，如果中断被启用，将产生一个接收FIFO中断，为了避免这种情况，在设置RXFFRST位之前，或者在相同的指令上修改这些位。由于该设备上的I2C具有4级接收FIFO，因此这些位不能配置为超过4个FIFO级别的中断。

4.7.4.15 I2C扩展模式寄存器



图 4-232 I2C 模式扩展寄存器

表 4-219 I2C 模式扩展寄存器位域描述

位域	位名	类型	初始值	描述
15:1	RESERVED	R	0h	保留位。
0	BC	R/W	0h	向后兼容模式位。 当处于从发送器模式时，这个位影响I2CSTR寄存器中的发送状态位（XRDY和XSMT）的时序。

4.8 增强型 PWM 模块 (ePWM1/2/3/4)

此器件包含 4 个增强型 PWM 模块 (ePWM)。其中 PWM 2/3/4 用于预驱逻辑控制。图 4-233 显示了 ePWM 模块框图。图 4-234 显示了与 ePWM 互连的信号。

表 4-220 和表 4-221 显示了每个模块的完整的 ePWM 寄存器集。



图 4-233 ePWM 框图

表 4-220 ePWM1-ePWM4 控制和状态寄存器

名称	ePWM1	ePWM2	ePWM3	ePWM4	大小(x16)/ #SHADOW	说明
TBCTL	0x6800	0x6840	0x6880	0x68C0	1/0	时基控制寄存器
TBSTS	0x6801	0x6841	0x6881	0x68C1	1/0	时基状态寄存器
TBPHSHR	0x6802	0x6842	0x6882	0x68C2	1/0	时基相位 HRPWM 寄存器
TBPHS	0x6803	0x6843	0x6883	0x68C3	1/0	时基相位寄存器
TBCTR	0x6804	0x6844	0x6884	0x68C4	1/0	时基计数器寄存器
TBPRD	0x6805	0x6845	0x6885	0x68C5	1/1	时基周期设置寄存器
TBPRDHR	0x6806	0x6846	0x6886	0x68C6	1/1	时基周期高分辨率寄存器(1)
CMPCTL	0x6807	0x6847	0x6887	0x68C7	1/0	计数器比较控制寄存器
CMPAHR	0x6808	0x6848	0x6888	0x68C8	1/1	时基比较 A HRPWM 寄存器
CMPA	0x6809	0x6849	0x6889	0x68C9	1/1	计数器比较 A 设置寄存器
CMPB	0x680A	0x684A	0x688A	0x68CA	1/1	计数器比较 B 设置寄存器
AQCTLA	0x680B	0x684B	0x688B	0x68CB	1/0	用于输出 A 的操作限定器控制寄存器
AQCTLB	0x680C	0x684C	0x688C	0x68CC	1/0	用于输出 B 的操作限定器控制寄存器
AQSFRC	0x680D	0x684D	0x688D	0x68CD	1/0	操作限定器软件强制寄存器
AQCSFRC	0x680E	0x684E	0x688E	0x68CE	1/1	操作限定器连续 S/W 强制设置寄存器
DBCTL	0x680F	0x684F	0x688F	0x68CF	1/1	死区生成器控制寄存器
DBRED	0x6810	0x6850	0x6890	0x68D0	1/0	死区生成器上升沿延迟计数寄存器
DBFED	0x6811	0x6851	0x6891	0x68D1	1/0	死区生成器下降沿延迟计数寄存器
TZSEL	0x6812	0x6852	0x6892	0x68D2	1/0	可编程控制故障区选择寄存器(1)
TZDCSEL	0x6813	0x6853	0x6893	0x68D3	1/0	可编程控制故障区域数字比较寄存器
TZCTL	0x6814	0x6854	0x6894	0x68D4	1/0	触发区控制寄存器(1)
TZEINT	0x6815	0x6855	0x6895	0x68D5	1/0	触发区启用中断寄存器(1)
TZFLG	0x6816	0x6856	0x6896	0x68D6	1/0	可编程控制故障区域标志寄存器(1)
TZCLR	0x6817	0x6857	0x6897	0x68D7	1/0	触发区清除寄存器(1)
TZFRC	0x6818	0x6858	0x6898	0x68D8	1/0	触发区强制寄存器(1)
ETSEL	0x6819	0x6859	0x6899	0x68D9	1/0	事件触发器选择寄存器
ETPS	0x681A	0x685A	0x689A	0x68DA	1/0	事件触发器预分频寄存器
ETFLG	0x681B	0x685B	0x689B	0x68DB	1/0	事件触发器标志寄存器
ETCLR	0x681C	0x685C	0x689C	0x68DC	1/0	事件触发器清除寄存器
ETFRC	0x681D	0x685D	0x689D	0x68DD	1/0	事件触发器强制寄存器
PCCTL	0x681E	0x685E	0x689E	0x68DE	1/0	PWM 斩波器控制寄存器
HRCNFG	0x6820	0x6860	0x68A0	0x68E0	1/0	HRPWM 配置寄存器(1)

(1) 寄存器受 EALLOW 保护。

表 4-220 ePWM1-ePWM4 控制和状态寄存器(续)

名称	ePWM1	ePWM2	ePWM3	ePWM4	大小(x16)/ #SHADOW	说明
HRPWR	0x6821	-	-	-	1/0	HRPWM 功率寄存器
HRMSTEP	0x6826	-	-	-	1/0	HRPWM MEP 步长寄存器
HRPCTL	0x6828	0x6868	0x68A8	0x68E8	1/0	高分辨率周期控制寄存器(1)
TBPRDHRM	0x682A	0x686A	0x68AA	0x68EA	1/W(2)	时基周期 HRPWM 镜像寄存器
TBPRDM	0x682B	0x686B	0x68AB	0x68EB	1/W(2)	时基周期寄存器镜像
CMPAHRM	0x682C	0x686C	0x68AC	0x68EC	1/W(2)	比较 A HRPWM 镜像寄存器
CMPAM	0x682D	0x686D	0x68AD	0x68ED	1/W(2)	比较 A 镜像寄存器
DCTRIPSEL	0x6830	0x6870	0x68B0	0x68F0	1/0	数字比较触发选择寄存器(1)
DCACTL	0x6831	0x6871	0x68B1	0x68F1	1/0	数字比较 A 控制寄存器(1)
DCBCTL	0x6832	0x6872	0x68B2	0x68F2	1/0	数字比较 B 控制寄存器(1)
DCFCTL	0x6833	0x6873	0x68B3	0x68F3	1/0	数字比较滤波器控制寄存器(1)
DCCAPCT	0x6834	0x6874	0x68B4	0x68F4	1/0	数字比较捕获控制寄存器(1)
DCFOFFSET	0x6835	0x6875	0x68B5	0x68F5	1/1	数字比较滤波偏移寄存器
DCFOFFSETCNT	0x6836	0x6876	0x68B6	0x68F6	1/0	数字比较滤波偏移计数器寄存器
DCFWINDOW	0x6837	0x6877	0x68B7	0x68F7	1/0	数字比较滤波窗口寄存器
DCFWINDOWCNT	0x6838	0x6878	0x68B8	0x68F8	1/0	数字比较滤波窗口计数器寄存器
DCCAP	0x6839	0x6879	0x68B9	0x68F9	1/1	数字比较计数器捕获寄存器

(2) W = 写入影子寄存器。

表 4-221 ePWM5 控制和状态寄存器

名称	ePWM5	大小(x16)/ #SHADOW	说明
TBCTL	0x6900	1/0	时基控制寄存器
TBSTS	0x6901	1/0	时基状态寄存器
TBPHSHR	0x6902	1/0	时基相位 HRPWM 寄存器
TBPHS	0x6903	1/0	时基相位寄存器
TBCTR	0x6904	1/0	时基计数器寄存器
TBPRD	0x6905	1/1	时基周期设置寄存器
TBPRDHR	0x6906	1/1	时基周期高分辨率寄存器(1)
CMPCTL	0x6907	1/0	计数器比较控制寄存器
CMPAHR	0x6908	1/1	时基比较 A HRPWM 寄存器
CMPA	0x6909	1/1	计数器比较 A 设置寄存器
CMPB	0x690A	1/1	计数器比较 B 设置寄存器
AQCTLA	0x690B	1/0	用于输出 A 的操作限定器控制寄存器
AQCTLB	0x690C	1/0	用于输出 B 的操作限定器控制寄存器
AQSFRC	0x690D	1/0	操作限定器软件强制寄存器
AQCSFRC	0x690E	1/1	操作限定器连续 S/W 强制设置寄存器
DBCTL	0x690F	1/1	死区生成器控制寄存器

表 4-221ePWM5 控制和状态寄存器(续)

名称	ePWM5	大小(x16)/ #SHADOW	说明
DBRED	0x6910	1/0	死区生成器上升沿延迟计数寄存器
DBFED	0x6911	1/0	死区生成器下降沿延迟计数寄存器
TZSEL	0x6912	1/0	触发区选择寄存器(1)
TZDCSEL	0x6913	1/0	触发区数字比较寄存器
TZCTL	0x6914	1/0	触发区控制寄存器(1)
TZEINT	0x6915	1/0	触发区启用中断寄存器(1)
TZFLG	0x6916	1/0	触发区标志寄存器(1)
TZCLR	0x6917	1/0	触发区清除寄存器(1)
TZFRC	0x6918	1/0	触发区强制寄存器(2)
ETSEL	0x6919	1/0	事件触发器选择寄存器
ETPS	0x691A	1/0	事件触发器预分频寄存器
ETFLG	0x691B	1/0	事件触发器标志寄存器
ETCLR	0x691C	1/0	事件触发器清除寄存器
ETFRC	0x691D	1/0	事件触发器强制寄存器
PCCTL	0x691E	1/0	PWM 斩波器控制寄存器
HRCNFG	0x6920	1/0	HRPWM 配置寄存器(2)
HRPWR	-	1/0	HRPWM 功率寄存器
HRMSTEP	-	1/0	HRPWM MEP 步长寄存器
HRPCTL	0x6928	1/0	高分辨率周期控制寄存器(2)
TBPRDHRM	0x692A	1/W(3)	时基周期 HRPWM 寄存器镜像
TBPRDM	0x692B	1/W(3)	时基周期寄存器镜像
CMPAHRM	0x692C	1/W(3)	比较 A HRPWM 寄存器镜像
CMPAM	0x692D	1/W(3)	比较 A 寄存器镜像
DCTRIPSEL	0x6930	1/0	数字比较触发选择寄存器(2)
DCACTL	0x6931	1/0	数字比较 A 控制寄存器(2)
DCBCTL	0x6932	1/0	数字比较 B 控制寄存器(2)
DCFCTL	0x6933	1/0	数字比较滤波器控制寄存器(2)
DCCAPCT	0x6934	1/0	数字比较捕获控制寄存器(2)
DCFOFFSET	0x6935	1/1	数字比较滤波偏移寄存器
DCFOFFSETCNT	0x6936	1/0	数字比较滤波偏移计数器寄存器
DCFWINDOW	0x6937	1/0	数字比较滤波窗口寄存器
DCFWINDOWCNT	0x6938	1/0	数字比较滤波窗口计数器寄存器
DCCAP	0x6939	1/1	数字比较计数器捕获寄存器

(1)寄存器受 EALLOW 保护。

(1) W = 写入影子寄存器。



A. 这些事件由基于 COMPxOUT 和 $\overline{TZ}$ 信号电平的 Type - 1 ePWM 数字比较 (DC) 子模块生成。

B. 此信号只存在于带有 eQEP1 模块的器件。

图 4-234 ePWM 子模块和关键内部信号互连

4.8.1 增强型脉宽调制器 (ePWM) 时序

PWM是指ePWM 1-5上的 PWM 输出。表4-222所示为 ePWM 时序要求，表4-223所示为其开关特性。

表 4-222 ePWM 时序要求(1)

参数		测试条件	最小值	最大值	单位
$t_{w(SYCIN)}$	同步输入脉冲宽度	异步	$2t_{c(SCO)}$		周期
		同步	$2t_{c(SCO)}$		周期
		带有输入限定器	$1t_{c(SCO)}+t_{w(IQSW)}$		周期

表 4-223 ePWM 开关特性

参数		测试条件	最小值	最大值	单位
$t_{w(PWM)}$	脉冲持续时间，PWMx 输出高电平/低电平		33.33		ns
$t_{w(SYNCOUT)}$	同步输出脉冲宽度		$8t_{c(SCO)}$		周期
$t_{d(PWM)tza}$	触发输入有效到 PWM 强制高电平的延迟时间； 触发输入有效到 PWM 强制低电平的延迟时间；	无引脚负载		25	ns
$t_{d(TZ-PWM)HZ}$	触发输入有效至 PWM 高阻抗 (Hi-Z) 的延迟时间			20	ns

4.8.2 可编程控制故障区输入时序

表 4-224 可编程控制故障区输入时序要求(1)

		最小值	最大值	单位
$t_{w(TZ)}$ $\overline{TZx}$ 低电平输入持续时间	异步	$2t_{c(TBCLK)}$		周期
	同步	$2t_{c(TBCLK)}$		周期
	有输入限定器	$2t_{c(TBCLK)}+t_{w(IQSW)}$		周期



A. $\overline{TZ}$ -$\overline{TZ1}$、$\overline{TZ2}$ 、$\overline{TZ3}$ 、$\overline{TZ4}$、$\overline{TZ5}$、$\overline{TZ6}$

B. PWM 是指器件内的所有 PWM 引脚。$\overline{TZ}$ 为高电平之后的 PWM 引脚的状态，取决于 PWM 的软件配置。

图 4-235 PWM Hi-Z 特性

4.8.3 寄存器描述

4.8.3.1 时基控制寄存器（TBCTL）



图 4-236 时间基准控制寄存器（TBCTL）

表 4-225 时间基准控制寄存器（TBCTL）位域描述

位域	位名	类型	初始值	描述
15:14	FREE,SOFT	R/W	0h	仿真模式位。这些位选择仿真事件期间ePWM时间基准计数器的行为： 0h：在下一个时间基准计数器递增或递减后停止 1h：当计数器完成整个周期时停止： -递增计数模式：当时间基准计数器=周期（TBCNT=TBPRD）时停止 -递减计数模式：当时间基准计数器=0000（TBCNT=0000h）时停止 -增减计数模式：当时间基准计数器=0000（TBCNT=0000h）时停止 2h-3h：自由运行
13	PHSDIR	R/W	0h	相位方向位。仅当时间基准计数器配置为递增-递减计数模式时，才使用此位。PHSDIR位指示发生同步事件并从相位（TBPHS）寄存器加载新的相位值后，时间基准计数器（TBCNT）的计数方向。这与同步事件之前计数器的方向无关。 在递增计数和递减计数模式下，该位将被忽略。 0：同步事件后倒数。 1：同步事件后开始计数。
12:10	CLKDIV	R/W	0h	时间基准时钟预分频位。这些位确定时间基准时钟预分频值的一部分。 TBCLK=SYSCLKOUT/（HSPCLKDIV×CLKDIV） 0h：/1 1h：/2 2h：/4 3h：/8 4h：/16 5h：/32 6h：/64 7h：/128
9:7	HSPCLKDIV	R/W	0h	高速时间基准时钟预分频位。这些位确定时间基准时钟预分频值的一部分。 TBCLK=SYSCLKOUT/（HSPCLKDIV×CLKDIV） 该除数模拟事件管理器（EV）外设上使用的ADM32F036A3Q系统中的HSPCLK。 0h：/1 1h：/2 2h：/4 3h：/6 4h：/8 5h：/10 6h：/12 7h：/14
6	SWFSYNC	R/W	0h	软件强制同步脉冲 0：写入0无效，读操作始终返回0。 1：写入1会强制生成一次同步脉冲。 该事件与ePWM模块的EPWMxSYNCI输入进行“或”运算。 仅当通过SYNCOSEL=00选择EPWMxSYNCI时，SWFSYNC才有效（运行）。

5:4	SYNCOSEL	R/W	0h	同步输出选择。这些位选择EPWMxSYNCO信号的源。 0h：EPWMxSYNC： 1h：CTR=0：时间基准计数器等于零（TBCNT=0000h） 2h：CTR=CMPB：时间基准计数器等于计数器比较B（TBCNT=CMPB） 3h：禁用EPWMxSYNCO信号
3	PRDLD	R/W	0h	有效周期寄存器从映射寄存器选择中加载 0：当时间基准计数器TBCNT等于零时，从其映射寄存器加载周期寄存器（TBPRD）。对TBPRD寄存器的写或读访问映射寄存器。 1：不使用映射寄存器立即加载TBPRD寄存器。 对TBPRD寄存器的写或读操作直接访问当前寄存器。
2	PHSEN	R/W	0h	计数器寄存器从相位寄存器加载使能 0：不要从时间基准相位寄存器（TBPHS）加载时间基准计数器（TBCNT） 1：当发生EPWMxSYNCI输入信号或SWFSYNC位强制进行软件同步时，将时间基准计数器加载到相位寄存器中。
1:0	CTRMODE	R/W	2h	计数器模式。时间基准计数器模式通常配置一次，并且在正常操作期间不会更改。如果更改计数器的模式，则更改将在下一个TBCLK边沿生效，并且当前计数器值应从模式更改之前的值开始增加或减少。 这些位设置时间基准计数器的操作模式如下： 0h：自增计数模式 1h：自减计数模式 2h：增减计数模式 3h：停止暂停计数器操作

4.8.3.2 时基状态寄存器（TBSTS）



图 4-237 时基状态寄存器(TBSTS)

表 4-226 时基状态寄存器(TBSTS)位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留
2	CTRMAX	R/W1C	0h	时间基准计数器最大锁存状态位 0：读取 0 表示时间基准计数器从未达到最大值。写入 0 无效。 1：在该位上读取 1 表示时间基准计数器达到最大值 0xFFFF。向该位写入 1 将清除锁存事件。
1	SYNCI	R/W1C	0h	SYNCI 输入同步锁存状态位 0：写入 0 无效。读取 0 表示没有发生外部同步事件。 1：在该位上读取 1 表示发生了外部同步事件（EPWMxSYNCI）。向该位写入 1 将清除锁存事件。
0	CTRDIR	R/W	1h	时间基准计数器方向状态位。复位时，计数器被冻结；因此，该位没有任何意义。为了使这一点有意义，您必须首先通过 TBCTL[CTRMODE]设置适当的模式。 0：时间基准计数器，当前正在递减计数。 1：时间基准计数器，当前正在计数。

4.8.3.3 时基相位HRPWM寄存器（TBPHSHR）



图 4-238 时基相位 HRPWM 寄存器(TBPHSHR)

表 4-227 时基相位 HRPWM 寄存器(TBPHSHR)位域描述

位域	位名	类型	初始值	描述
15:0	TBPHS	R/W	0h	时间基准相位高分辨率位
7:0	Reserved	R	0h	保留

4.8.3.4 时基相位寄存器（TBPHS）



图 4-239 时基相位寄存器(TBPHS)

表 4-228 时基相位寄存器(TBPHS)位域描述

位域	位名	类型	初始值	描述
15:0	TBPHS	R/W	0h	这些位设置所选ePWM相对于提供同步输入信号的时间基准的时间基准计数器相位。 如果TBCTL[PHSEN]=0，则同步事件将被忽略，并且时间基准计数器不会加载该阶段。 如果TBCTL[PHSEN]=1，则在发生同步事件时，时间基准计数器（TBCNT）将装入相位（TBPHS）。同步事件可以通过输入同步信号（EPWMxSYNCI）或通过软件强制同步来启动。

4.8.3.5 时基计数器寄存器（TBCTR）



图 4-240 时基计数器寄存器(TBCTR)

表 4-229 时基计数器寄存器(TBCTR)位域描述

位域	位名	类型	初始值	描述
15:3	TBCNR	R/W	0h	读取这些位将给出当前的时间基准计数器值。 写入这些位将设置当前时间基准计数器值。写入后立即进行更新。写操作不会与时间基准时钟（TBCLK）同步，并且寄存器也不会被屏蔽。

4.8.3.6 时基周期设置寄存器（TBPRD）



图 4-241 时基周期设置寄存器(TBPRD)

表 4-230 时基周期设置寄存器(TBPRD)位域描述

位域	位名	类型	初始值	描述
15:0	TBPRD	R/W	0h	这些位确定时间基准计数器的周期。设置PWM频率。通过TBCTL[PRDLD]位来启用和禁用该寄存器的影子。默认情况下，此寄存器为映射。 如果TBCTL[PRDLD]=0，则启用影子，任何写入或读取将自动进入影子寄存器。在这种情况下，当时间基准计数器等于0时，将从影子寄存器中装入当前寄存器。 如果TBCTL[PRDLD]=1，则禁用映射，任何写或读操作将直接进入当前寄存器，即主动控制硬件的寄存器。 当前和影子寄存器共享相同的存储器映射地址。

4.8.3.7 时基周期高分辨率寄存器（TBPRDHR）



图 4-242 时基周期高分辨率寄存器(TBPRDHR)

表 4-231 时基周期高分辨率寄存器(TBPRDHR)位域描述

位域	位名	类型	初始值	描述
15:8	TBPRDHR	R/W	0h	周期高分辨率位 这8位包含周期值的高分辨率部分。 TBPRDHR寄存器不受TBCTL[PRDLD]位的影响。从该寄存器读取的数据始终反映影子寄存器。同样，写入也会写入影子寄存器。TBPRDHR寄存器仅在启用高分辨率周期功能时使用。 此寄存器仅适用于支持高分辨率周期控制的ePWM模块。
7:0	Reserved	R	0h	保留

4.8.3.8 计数器比较控制寄存器（CMPCTL）



图 4-243 计数器比较控制寄存器(CMPCTL)

表 4-232 计数器比较控制寄存器(CMPCTL)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9	SHDWBFULL	R	0h	计数器比较B（CMPB）影子寄存器已满状态标志。一旦发生负载选通，该位将自清除。 0：CMPB影子FIFO尚未满 1：表示CMPB影子FIFO已满;CPU写操作将覆盖当前影子值。

8	SHDWAFULL	R	0h	计数器比较A（CMPA）影子寄存器已满状态标志。当对CMPA：CMPAHR寄存器进行32位写入或对CMPA寄存器进行16位写入时，标志位置1。对CMPAHR寄存器进行16位写操作不会影响该标志。一旦发生负载选通，该位将自清除。 0：CMPA影子FIFO尚未满 1：指示CMPA影子FIFO已满，CPU写操作将覆盖当前影子值。
7	Reserved	R	0h	保留
6	SHDWBMODE	R/W	0h	计数器B（CMPB）寄存器工作模式 0：映射模式。作为双缓冲区运行。所有通过CPU的写操作都会访问影子寄存器。 1：立即模式。仅使用有效的比较B寄存器。所有写入和读取都直接访问当前寄存器，以立即进行比较操作。
5	Reserved	R	0h	保留
4	SHDWAMODE	R/W	0h	计数器比较A（CMPA）寄存器工作模式 0：映射模式。作为双缓冲区运行。所有通过CPU的写操作都会访问影子寄存器。 1：立即模式。仅使用当前比较寄存器。所有读写操作均直接访问当前寄存器，以立即进行比较操作
3:2	LOADBMODE	R/W	0h	映射选择模式下的主动计数器比较B（CMPB）加载。该位在立即模式下（CMPCTL[SHDWBMODE]=1）不起作用。 0h：CTR上的负载=0：时间基准计数器等于零（TBCNT=0000h） 1h：CTR=PRD上的负载：时间基准计数器等于周期（TBCNT=TBPRD） 2h：在CTR=0或CTR=PRD上加载 3h：暂停（无负载）
1:0	LOADAMODE	R/W	0h	从映射选择模式加载主动计数器比较A（CMPA）。该位在立即模式下（CMPCTL[SHDWAMODE]=1）不起作用。 0h：CTR上的负载=0：时间基准计数器等于零（TBCNT=0000h） 1h：CTR=PRD上的负载：时间基准计数器等于周期（TBCNT=TBPRD） 2h：在CTR=0或CTR=PRD上加载 3h：暂停（无负载）

4.8.3.9 时基比较A HRPWM寄存器（CMPAHR）



图 4-244 时基比较 A HRPWM 寄存器(CMPAHR)

表 4-233 时基比较 A HRPWM 寄存器(CMPAHR)位域描述

位域	位名	类型	初始值	描述
15:8	CMPAHR	R/W	0h	比较一个高分辨率寄存器位以进行MEP步进控制。启用HRPWM功能所需的最小值为1h。MEP的有效操作范围为1-255h。
7:0	Reserved	R	0h	保留

4.8.3.10 计数器比较A设置寄存器（CMPA）



图 4-245 计数器比较 A 设置寄存器(CMPA)

表 4-234 计数器比较 A 设置寄存器(CMPA)位域描述

位域	位名	类型	初始值	描述
15:0	CMPA	R/W	0h	将有效CMPA寄存器中的值连续与时间基准计数器（TBCNT）进行比较。 当值相等时，计数器比较模块将生成“时间基准计数器等于计数器比较A”事件。该事件被发送到动作限定符，在该动作限定符处将其转换为一个或多个动作。根据AQCTLA和AQCTLB寄存器的配置，这些操作可以应用于EPWMxA或EPWMxB输出。可以定义的动作 AQCTLA和AQCTLB寄存器中的内容包括： -没做什么;该事件将被忽略。 -清除：将EPWMxA和/或EPWMxB信号拉低 -置位：将EPWMxA和/或EPWMxB信号拉高 -翻转EPWMxA和/或EPWMxB信号 该寄存器的影子通过CMPCTL[SHDWAMODE]位启用和禁用。默认情况下，此寄存器为映射。 -如果CMPCTL[SHDWAMODE]=0，则启用影子，任何写入或读取将自动进入影子寄存器。在这种情况下，CMPCTL[LOADAMODE]位字段确定哪个事件将从影子寄存器加载当前寄存器。 -写之前，可以读取CMPCTL[SHDWAFULL]位，以确定影子寄存器当前是否已满。 -如果CMPCTL[SHDWAMODE]=1，则影子寄存器被禁用，任何写或读将直接进入当前寄存器，即有效控制硬件的寄存器。 -在任一模式下，当前寄存器和影子寄存器共享相同的存储器映射地址。

4.8.3.11 计数器比较 B 设置寄存器(CMPB)



图 4-246 计数器比较 B 设置寄存器(CMPB)

表 4-235 计数器比较 B 设置寄存器(CMPB)位域描述

位域	位名	类型	初始值	描述
15:0	CMP	R/W	0h	将有效CMPB寄存器中的值连续与时间基准计数器（TBCNT）进行比较。 当值相等时，计数器比较模块将生成“时间基准计数器等于计数器比较B”事件。该事件被发送到动作限定符，在该动作限定符处将其转换为一个或多个动作。根据AQCTLA和AQCTLB寄存器的配置，这些操作可以应用于EPWMxA或EPWMxB输出。可以定义的动作 AQCTLA和AQCTLB寄存器中的内容包括： -没做什么。事件被忽略。 -清除：将EPWMxA和/或EPWMxB信号拉低 -置位：将EPWMxA和/或EPWMxB信号拉高 -翻转EPWMxA和/或EPWMxB信号 该寄存器的影子通过CMPCTL[SHDWBMODE]位启用和禁用。默认情况下，此寄存器为映射。 -如果CMPCTL[SHDWBMODE]=0，则启用影子，任何写入或读取将自动进入影子寄存器。在这种情况下，CMPCTL[LOADBMODE]位字段确定哪个事件 将从影子寄存器加载当前寄存器： -写之前，可以读取CMPCTL[SHDWBFULL]位，以确定影子寄存器当前是否已满。 -如果CMPCTL[SHDWBMODE]=1，则影子寄存器被禁用，任何写操作或读操作都将直接进入当前寄存器，即有效控制硬件的寄存器。 -在任一模式下，当前寄存器和影子寄存器共享相同的存储器映射地址。

4.8.3.12 用于输出 A 的操作限定器控制寄存器(AQCTLA)



图 4-247 用于输出 A 的操作限定器控制寄存器(AQCTLA)

表 4-236 用于输出 A 的操作限定器控制寄存器(AQCTLA)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11:10	CBD	R/W	0h	时间基准计数器等于活动的CMPB寄存器且计数器递减时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
9:8	CBU	R/W	0h	计数器等于有效的CMPB寄存器且计数器递增时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
7:6	CAD	R/W	0h	当计数器等于有效的CMPA寄存器且计数器递减时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
5:4	CAU	R/W	0h	当计数器等于有效的CMPA寄存器且计数器递增时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
3:2	PRD	R/W	0h	计数器等于周期时的操作。 注意：根据定义，在递减计数模式下，当计数器等于周期时，方向定义为0或递减计数。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
1:0	ZEO	R/W	0h	计数器等于零时的动作。 注意：根据定义，在递减计数模式下，当计数器等于0时，方向将定义为1或递增计数。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxA输出为低电平。 2h:置位：强制EPWMxA输出为高电平。 3h:翻转EPWMxA输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。

4.8.3.13 用于输出 B 的操作限定器控制寄存器(AQCTLB)



图 4-248 用于输出 B 的操作限定器控制寄存器(AQCTLB)

表 4-237 用于输出 B 的操作限定器控制寄存器(AQCTLB)位域描述

位域	位名	类型	初始值	描述
15:2	Reserved	R	0h	保留
11:10	CBD	R/W	0h	时间基准计数器等于活动的CMPB寄存器且计数器递减时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
9:8	CBU	R/W	0h	计数器等于有效的CMPB寄存器且计数器递增时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
7:6	CAD	R/W	0h	当计数器等于有效的CMPA寄存器且计数器递减时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
5:4	CAU	R/W	0h	当计数器等于有效的CMPA寄存器且计数器递增时的动作。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
3:2	PRD	R/W	0h	计数器等于周期时的操作。 注意：根据定义，在递减计数模式下，当计数器等于周期时，方向定义为0或递减计数。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。
1:0	ZEO	R/W	0h	计数器等于零时的动作。 注意：根据定义，在递减计数模式下，当计数器等于0时，方向将定义为1或递增计数。 0h:不执行任何操作（禁用操作） 1h:清除：强制EPWMxB输出为低电平。 2h:置位：强制EPWMxB输出为高电平。 3h:翻转EPWMxB输出：低电平输出信号将被强制为高电平，高电平信号将被强制为低电平。

4.8.3.14 操作限定器软件强制寄存器(AQSFRC)



图 4-249 操作限定器软件强制寄存器(AQSFRC)

表 4-238 操作限定器软件强制寄存器(AQSFRC)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留
7:6	RLDCSF	R/W	0h	AQCSFRC从影子选项重新加载当前寄存器 0h:事件计数器上的负载等于零 1h:事件计数器上的负载等于周期 2h:事件计数器的负载等于零或计数器等于周期 3h:立即加载（当前寄存器由CPU直接访问，而不是从影子寄存器加载）。
5	OTSFB	R/W	0h	输出 B 上的一次软件强制事件 1h：写入 0（零）无效。总是读回 0。一旦完成对该寄存器的写操作，即启动强制事件，该位将自动清除。）这是一次强制事件。它可以被输出 B 上的另一个后续事件覆盖。 2h：发起一个 S/W 强制事件
4:3	ACTSFB	R/W	0h	调用一次性软件强制B时的操作 0h:不执行任何操作（禁用操作） 1h:清除（低） 2h:套装（高） 3h:切换（低->高，高->低） 注意：此操作不受计数器方向（CNT_dir）的限制
2	OTSFA	R/W	0h	输出A上的一次软件强制事件 0h:写入0（零）无效。 始终读回0。一旦完成对该寄存器的写操作（即，启动了强制事件），该位将自动清除。 1h:启动单个软件强制事件
1:0	ACTSFA	R/W	0h	一次调用软件A时的操作 0h:不执行任何操作（禁用操作） 1h:清除（低） 2h:套装（高） 3h:切换（低→高，高→低） 注意：此操作不受计数器方向（CNT_dir）的限制

4.8.3.15 操作限定器连续 S/W 强制设置寄存器(AQCSFRC)



图 4-250 操作限定器连续 S/W 强制设置寄存器(AQCSFRC)

表 4-239 操作限定器连续 S/W 强制设置寄存器(AQCSFRC)位域描述

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留
3:2	CSFB	R/W	0h	对输出B的持续软件作用力 在立即模式下，连续的力作用于下一个TBCLK沿。 在影子模式下，在影子加载到当前寄存器后，下一个TBCLK边沿上将施加持续力。要配置映射模式，请使用AQSFRC[RLDCSF]。 0h：强制禁用，即无效 1h：强制输出B连续低 2h：强制输出B连续高 3h：软件强制已禁用且无效
1:0	CSFA	R/W	0h	对输出A的持续软件作用力 在立即模式下，连续的力作用于下一个TBCLK沿。 在影子模式下，在影子加载到当前寄存器后，下一个TBCLK边沿上将施加持续力。 0h:强制禁用，即无效 1h:强制输出A连续低 2h:强制输出A连续高 3h:软件强制已禁用且无效

4.8.3.16 死区生成器控制寄存器(DBCTL)



图 4-251 死区生成器控制寄存器(DBCTL)

表 4-240 死区生成器控制寄存器(DBCTL)位域描述

位域	位名	类型	初始值	描述
15	HALFCYCLE	R/W	0h	半周期时钟使能位 0：全周期时钟使能。死区计数器以TBCLK速率计数； 1：半周期时钟使能。死区计数器以TBCLK*2速率计数；
15:6	Reserved	R	0h	保留
5:4	IN_MODE	R/W	0h	死区输入模式控制。位5控制S5开关，位4控制S17开关，如图15-29所示。这使您可以选择下降沿和上升沿延迟的输入源。为了产生经典的死区波形，默认值为EPWMxA。In是下降沿和上升沿延迟的来源。 0h：EPWMxAIn（来自动作限定符）是下降沿和上升沿延迟的来源。 1h：EPWMxBIn（来自动作限定符）是上升沿延迟信号的源。 2h：EPWMxAIn（来自动作限定符）是下降沿延迟信号的来源。 3h：EPWMxAIn（来自动作限定符）是上升沿延迟信号的源。
3:2	POLSEL	R/W	0h	极性选择控件。第3位控制S3开关，第2位控制S2开关，如图15-29所示。这使您可以选择在延迟信号之一从死区子模块发送出去之前对其进行反相。 以下描述对应于在数字电动机控制逆变器的一个分支中发现的经典的上/下开关控制。 这些假定DBCTL[OUT_MODE]=1,1和DBCTL[IN_MODE]=0,0。其他增强模式也是可能的，但不能视为典型的使用模式。 0h：高电平有效（AH）模式。EPWMxA和EPWMxB都不反相（默认）。 1h：主动低互补（ALC）模式。EPWMxA被反相。 2h：主动高互补性（AHC）。EPWMxB被反相。 3h：低电平有效（AL）模式。EPWMxA和EPWMxB都被反相。

1:0	OUT_MODE	R/W	0h	死区输出模式控制。位1控制S1开关，位0控制S17开关，如图15-29所示。这样，您就可以为下降沿和上升沿延迟选择性地启用或绕过死区生成。 0h：两个输出信号均绕过死区生成。在此模式下，来自动作限定符的EPWMxA和EPWMxB输出信号都直接传递到PWM斩波器子模块。在此模式下，POLSEL和IN_MODE位无效。 1h：禁用上升沿延迟。来自动作限定符的EPWMxA信号直接传递到PWM斩波器子模块的EPWMxA输入，在输出EPWMxB上看到下降沿延迟信号。延迟的输入信号由DBCTL[IN_MODE]确定。 2h：禁用下降沿延迟。来自动作限定符的EPWMxB信号直接传递到PWM斩波器子模块的EPWMxB输入。在输出EPWMxA上看到上升沿延迟信号。延迟的输入信号由DBCTL[IN_MODE]确定。 3h：对于输出EPWMxA的上升沿延迟和输出EPWMxB的下降沿延迟，完全启用了死区。延迟的输入信号由DBCTL[IN_MODE]确定。

4.8.3.17 死区生成器上升沿延迟计数寄存器(DBRED)

图 4-252 死区生成器上升沿延迟计数寄存器(DBRED)

表 4-241 死区生成器上升沿延迟计数寄存器(DBRED)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9:0	DEL	R/W	0h	上升沿延迟计数，10位计数器。

4.8.3.18 死区生成器下降沿延迟计数寄存器(DBFED)

图 4-253 死区生成器下降沿延迟计数寄存器(DBFED)

表 4-242 死区生成器下降沿延迟计数寄存器(DBFED)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9:0	DEL	R/W	0h	下降沿延迟计数，10位计数器。

4.8.3.19 可编程控制故障区选择寄存器(TZSEL)



图 4-254 可编程控制故障区选择寄存器(TZSEL)

表 4-243 可编程控制故障区选择寄存器(TZSEL)位域描述

位域	位名	类型	初始值	描述
15	DCBEVT1	R	0h	数字比较输出B事件1选择 0：禁用DCBEVT1作为此ePWM模块的单次触发源。 1：启用DCBEVT1作为此ePWM模块的单次触发源。
14	DCAEVT1	R	0h	数字比较输出A事件1选择 0：禁用DCAEVT1作为此ePWM模块的单次触发源。 1：启用DCAEVT1作为此ePWM模块的单次触发源。
13:8	OSHn	R/W	0h	外部触发n（TZn）选择。一击（OSHT）外部触发启用/禁用。当任何使能的引脚变为低电平时，此ePWM模块会发生一次错误事件。事件发生时，将在EPWMxA和EPWMxB输出上执行TZCTL寄存器（第15.4.6.2节）中定义的操作。一次错误条件将保持锁定状态，直到通过TZCLR寄存器（第15.4.6.5节）将其清除。 0：禁用TZn作为此ePWM模块的单触发源。 1：启用TZn作为此ePWM模块的单触发源。
7	DCBEVT2	R	0h	数字比较输出B事件2选择 0：禁用DCBEVT1作为此ePWM模块的单次触发源。 1：启用DCBEVT1作为此ePWM模块的单次触发源。
6	DCAEVT2	R	0h	数字比较输出A事件2选择 0：禁用DCAEVT1作为此ePWM模块的单次触发源。 1：启用DCAEVT1作为此ePWM模块的单次触发源。
5:0	CBCn	R/W	0h	选择外部触发n（TZn）。逐周期（CBC）外部触发启用/禁用。当任何使能的引脚变为低电平时，此ePWM模块会发生逐周期错误事件。事件发生时，将在EPWMxA和EPWMxB输出上执行TZCTL寄存器（第15.4.6.2节）中定义的操作。当时间基准计数器达到零时，将自动清除逐周期错误条件。 0：禁用TZn作为此ePWM模块的CBC错误源。 1：启用TZn作为此ePWM模块的CBC错误源。

4.8.3.20 可编程控制故障区域数字比较寄存器(TZDCSEL)



图 4-255 可编程控制故障区域数字比较寄存器(TZDCSEL)

表 4-244 可编程控制故障区域数字比较寄存器(TZDCSEL)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11:9	DCBEVT2	R/W	0h	数字比较输出B事件2的选择 0h：事件禁用 1h：DCBH=0，DCBL=0/1 2h：DCBH=1，DCBL=0/1 3h：DCBL=0，DCBH=0/1 4h：DCBL=1，DCBH=0/1 5h：DCBL=1，DCBH=0 6h：保留 7h：保留
8:6	DCBEVT1	R/W	0h	数字比较输出B事件2的选择 0h：事件禁用 1h：DCBH=0，DCBL=0/1 2h：DCBH=1，DCBL=0/1 3h：DCBL=0，DCBH=0/1 4h：DCBL=1，DCBH=0/1 5h：DCBL=1，DCBH=0 6h：保留 7h：保留

5:3	DCAEVT2	R/W	0h	数字比较输出A事件2的选择 0h：事件禁用 1h：DCBH=0，DCBL=0/1 2h：DCBH=1，DCBL=0/1 3h：DCBL=0，DCBH=0/1 4h：DCBL=1，DCBH=0/1 5h：DCBL=1，DCBH=0 6h：保留 7h：保留
2:0	DCAEVT1	R/W	0h	数字比较输出A事件2的选择 0h：事件禁用 1h：DCBH=0，DCBL=0/1 2h：DCBH=1，DCBL=0/1 3h：DCBL=0，DCBH=0/1 4h：DCBL=1，DCBH=0/1 5h：DCBL=1，DCBH=0 6h：保留 7h：保留

4.8.3.21 触发区控制寄存器(TZCTL)



图 4-256 触发区控制寄存器(TZCTL)

表 4-245 触发区控制寄存器(TZCTL)位域描述

位域	位名	类型	初始值	描述
15:12	Reserved	R	0h	保留
11:10	DCBEVT2	R/W	0h	数字比较输出B事件2在EPWMxB的动作。 0h：强制（EPWMxB为高阻态）。 1h：强制EPWMxB为高状态。 2h：强制EPWMxB为低状态。 3h：无动作，禁止脱开动作。
9:8	DCBEVT1	R/W	0h	数字比较输出B事件1在EPWMxB的动作。 0h：强制EPWMxB为高阻态。 1h：强制EPWMxB为高状态。 2h：强制EPWMxB为低状态。 3h：无动作，禁止脱开动作。
7:6	DCAEVT2	R/W	0h	数字比较输出A事件2在EPWMxA的动作。 0h：强制（EPWMxA为高阻态）。 1h：强制EPWMxA为高状态。 2h：强制EPWMxA为低状态。 3h：无动作，禁止脱开动作。
5:4	DCAEVT1	R/W	0h	数字比较输出A事件1在EPWMxA的动作。 0h：强制EPWMxA为高阻态。 1h：强制EPWMxA为高状态。 2h：强制EPWMxA为低状态。 3h：无动作，禁止脱开动作。
3:2	TZB	R/W	0h	发生错误事件时，将对输出EPWMxB采取以下措施。 TZSEL寄存器（第15.4.6.1节）中定义了哪些外部触发信号会引起事件。 0h：高阻抗（EPWMxB =高阻抗状态） 1h：强制EPWMxB进入高电平状态 2h：强制EPWMxB进入低电平 3h：不执行任何操作，不会对EPWMxB采取任何措施。

1:0	TZA	R/W	0h	发生错误事件时，将对输出EPWMxA采取以下措施。 TZSEL寄存器（第15.4.6.1节）中定义了哪些外部触发信号会引起事件。 0h：高阻抗（EPWMxA =高阻抗状态） 1h：强制EPWMxA进入高电平状态 2h：强制EPWMxA进入低电平 3h：不执行任何操作，不会对EPWMxA采取任何措施。

4.8.3.22 触发区启用中断寄存器(TZEINT)



图 4-257 触发区启用中断寄存器(TZEINT)

表 4-246 触发区启用中断寄存器(TZEINT)位域描述

位域	位名	类型	初始值	描述
15:7	Reserved	R	0h	保留
6	DCBEVT2	R/W	0h	数字比较输出B事件2中断使能位。 0：禁用 1：使能
5	DCBEVT1	R/W	0h	数字比较输出B事件1中断使能位。 0：禁用 1：使能
4	DCAEVT2	R/W	0h	数字比较输出A事件2中断使能位。 0：禁用 1：使能
3	DCAEVT1	R/W	0h	数字比较输出A事件1中断使能位。 0：禁用 1：使能
2	OST	R/W	0h	外部触发单次中断使能 0：禁用单次中断生成 1：使能中断产生；一次错误事件将导致EPWMxTZINT中断。
1	CBC	R/W	0h	外部触发周期性中断使能 0：禁用周期性中断生成。 1：使能中断产生；周期性错误事件将导致EPWMxTZINT中断。
0	Reserved	R	0h	保留

4.8.3.23 可编程控制故障区域标志寄存器(TZFLG)



图 4-258 可编程控制故障区域标志寄存器(TZFLG)

表 4-247 可编程控制故障区域标志寄存器(TZFLG)位域描述

位域	位名	类型	初始值	描述
15:7	Reserved	R	0h	保留
6	DCBEVT2	R	0h	数字比较输出B事件2的锁定状态标志 0：表示DCBEVT2上未发生触发事件 1：表示为DCBEVT2定义的事件发生了触发事件
5	DCBEVT1	R	0h	数字比较输出B事件1的锁定状态标志 0：表示DCBEVT1上未发生触发事件 1：表示为DCBEVT1定义的事件发生了触发事件
4	DCAEVT2	R	0h	数字比较输出A事件2的锁定状态标志 0：表示DCAEVT2上未发生触发事件 1：表示为DCAEVT2定义的事件发生了触发事件
3	DCAEVT1	R	0h	数字比较输出A事件1的锁定状态标志 0：表示DCAEVT1上未发生触发事件 1：表示为DCAEVTA定义的事件发生了触发事件
2	OST	R	0h	单次错误事件的锁存状态标志。 0：没有发生单次触发事件。 1：指示在被选为单次触发源的引脚上发生了触发事件。
1	CBC	R	0h	通过将适当的值写入TZCLR寄存器来清除该位。 0：周期性错误事件的锁存状态标志 1：没有发生周期性错误事件。
0	INT	R	0h	表示在被选为周期性错误源的引脚上发生了错误事件。TZFLG[CBC]位将保持置位状态，直到用户手动将其清除为止。如果在清除CBC位时仍然存在周期性错误事件，则将立即再次设置CBC。如果不再存在错误条件，则当ePWM时间基准计数器达到零（TBCNT = 0000h）时，将自动清除引脚上的指定条件。无论在哪个周期中清除CBC标志，只有在TBCNT = 0000h时，才清除引脚上的条件。 0：通过将适当的值写入TZCLR寄存器来清除该位。 1：锁存错误中断状态标志。

4.8.3.24 触发区清除寄存器(TZCLR)



图 4-259 触发区清除寄存器(TZCLR)

表 4-248 触发区清除寄存器(TZCLR)位域描述

位域	位名	类型	初始值	描述
15:7	Reserved	R	0h	保留
6	DCBEVT2	R/W1C	0h	清除数字比较输出B事件2的标志 0：写入0无效。这个位总是回读0。 1：写入1清除DCBEVT2事件。
5	DCBEVT1	R/W1C	0h	清除数字比较输出B事件1的标志 0：写入0无效。这个位总是回读0。 1：写入1清除DCBEVT1事件。
4	DCAEVT2	R/W1C	0h	清除数字比较输出A事件2的标志 0：写入0无效。这个位总是回读0。 1：写入1清除DCAEVT2事件。
3	DCAEVT1	R/W1C	0h	清除数字比较输出A事件1的标志 0：写入0无效。这个位总是回读0。 1：写入1清除DCAEVT1事件。

2	OST	R/W	0h	单次触发（OST）闩锁的清除标志 0：没有效果。始终读回0。 1：清除此触发（设置）条件。
1	CBC	R/W	0h	周期性（CBC）触发锁存的清除标志 0：没有效果。始终读回0。 1：清除此触发条件。
0	INT	R/W	0h	全局中断清除标志 0：没有效果。始终读回0。 1：清除此ePWM模块的触发中断标志（TZFLG[INT]）。 注意：在清除该标志之前，不会再产生EPWMxTZINT中断。如果将TZFLG[INT]位清零并且将其他任何标志位置1，则将产生另一个中断脉冲。清除所有标志位将防止进一步的中断。

4.8.3.25 触发区强制寄存器(TZFRC)



图 4-260 触发区强制寄存器(TZFRC)

表 4-249 触发区强制寄存器(TZFRC)位域描述

位域	位名	类型	初始值	描述
15:7	Reserved	R	0h	保留
6	DCBEVT2	R/W	0h	数字比较输出B事件2的强制标志 0：写入0无效。这个位总是回读0。 1：写入1强制DCBEVT2事件触发条件，并设置TZFLG[DCBEVT2]位。
5	DCBEVT1	R/W	0h	数字比较输出B事件1的强制标志 0：写入0无效。这个位总是回读0。 1：写入1强制DCBEVT1事件触发条件，并设置TZFLG[DCBEVT1]位。
4	DCAEVT2	R/W	0h	数字比较输出A事件2的强制标志 0：写入0无效。这个位总是回读0。 1：写入1强制DCAEVT2事件触发条件，并设置TZFLG[DCAEVT2]位。
3	DCAEVT1	R/W	0h	数字比较输出A事件1的强制标志 0：写入0无效。这个位总是回读0。 1：写入1强制DCAEVT1事件触发条件，并设置TZFLG[DCAEVT1]位。
2	OST	R/W	0h	通过软件强制进行单次触发事件 0：写0将被忽略。始终读回0。 1：强制执行单次触发事件，并将TZFLG[OST]位置1。
1	CBC	R/W	0h	通过软件强制执行周期性触发事件 0写0将被忽略。始终读回0。 1强制执行周期性触发事件，并将TZFLG[CBC]位置1。
0	Reserved	R	0h	保留

4.8.3.26 事件触发器选择寄存器(ETSEL)



图 4-261 事件触发器选择寄存器(ETSEL)

表 4-250 事件触发器选择寄存器(ETSEL)位域描述

位域	位名	类型	初始值	描述
15	SOCBEN	R/W	0h	启用ADC转换开始B（EPWMxSOCB）脉冲 0：禁用EPWMxSOCB。 1：启用EPWMxSOCB脉冲。
14:12	OSCBSEL	R/W	0h	ePWMxSOCB脉冲选择位。该位域确定什么时候产生一个ePWMxSOCB脉冲。 0h：启用DCBEVT1.soc事件。 1h：当时基计数器（TBCTR）的值等于0时，产生ePWMxSOCB脉冲。 2h：当时基计数器（TBCTR）的值等于周期值时，产生ePWMxSOCB脉冲。 3h：启用事件时基计数器等于0或周期（TBCTR = 0x0000或TBCTR = TBPRD）。此模式在上下计数模式下很有用。 4h：当时基计数器（TBCTR）的值等于计数比较寄存器A（CMPA），同时时基计数器（TBCTR）处于增计数时，产生ePWMxSOCB脉冲。 5h：当时基计数器（TBCTR）的值等于计数比较寄存器A（CMPA），同时时基计数器（TBCTR）处于减计数时，产生ePWMxSOCB脉冲。 6h：当时基计数器（TBCTR）的值等于计数比较寄存器B（CMPB），同时时基计数器（TBCTR）处于增计数时，产生ePWMxSOCB脉冲。 7h：当时基计数器（TBCTR）的值等于计数比较寄存器B（CMPB），同时时基计数器（TBCTR）处于减计数时，产生ePWMxSOCB脉冲。
11	SOCAEN	R/W	0h	启用ADC转换开始A（EPWMxSOCA）脉冲 0：禁用EPWMxSOCA。 1：启用EPWMxSOCA脉冲。
10:8	OSCASEL	R/W	0h	ePWMxSOCA脉冲选择位。该位域确定什么时候产生一个ePWMxSOCA脉冲。 0h：启用DCAEVT1.soc事件。 1h：当时基计数器（TBCTR）的值等于0时，产生ePWMxSOCA脉冲。 2h：当时基计数器（TBCTR）的值等于周期值时，产生ePWMxSOCA脉冲。 3h：启用事件时基计数器等于0或周期（TBCTR = 0x0000或TBCTR = TBPRD）。此模式在上下计数模式下很有用。 4h：当时基计数器（TBCTR）的值等于计数比较寄存器A（CMPA），同时时基计数器（TBCTR）处于增计数时，产生ePWMxSOCB脉冲。 5h：当时基计数器（TBCTR）的值等于计数比较寄存器A（CMPA），同时时基计数器（TBCTR）处于减计数时，产生ePWMxSOCB脉冲。 6h：当时基计数器（TBCTR）的值等于计数比较寄存器B（CMPB），同时时基计数器（TBCTR）处于增计数时，产生ePWMxSOCB脉冲。 7h：当时基计数器（TBCTR）的值等于计数比较寄存器B（CMPB），同时时基计数器（TBCTR）处于减计数时，产生ePWMxSOCB脉冲。
7:4	Reserved	R	0h	保留
3	INTEN	R/W	0h	启用ePWM中断（EPWMx_INT）生成 0:禁用EPWMx_INT生成 1:启用EPWMx_INT生成
2:0	INTSEL	R/W	0h	ePWM中断（EPWMx_INT）选择选项 0h：已预留 1h：启用事件时间基准计数器等于零。（TBCNT=0000h） 2h：使事件时间基准计数器等于周期（TBCNT=TBPRD） 3h：已预留 4h：当定时器递增时，使事件时间基准计数器等于CMPA。 5h：当定时器递减时，使事件时间基准计数器等于CMPA。 6h：启用事件：计时器递增时，时间基准计数器等于CMPB。 7h：启用事件：当计时器递减时，时间基准计数器等于CMPB。

4.8.3.27 事件触发器预分频寄存器(ETPS)



图 4-262 事件触发器预分频寄存器(ETPS)

表 4-251 事件触发器预分频寄存器(ETPS)位域描述

位域	位名	类型	初始值	描述
15:14	SOCBCNT	R	0h	ePWMxSOCB脉冲启动A-D转换计数寄存器。这两位记录ETSEL[SOCBSEL]中选择的事件已经发生多少次： 0h:未发生任何事件。 1h：发生1事件。 2h：发生2起事件。 3h：发生了3起事件。
13:12	SOCBPRD	R/W	0h	PWMxSOCB脉冲启动A-D转换时基周期寄存器（TBPRD）。这两位确定当ETSEL[SOCBSEL]中选择的事件发生多少次时就产生PWMxSOCB脉冲，即启动A-D转换。 0h：禁止SOCB计数器，不会产生ePWMxSOCB脉冲。 1h：发生1次就产生PWMxSOCB脉冲。 2h：发生2次就产生PWMxSOCB脉冲。 3h：发生3次就产生PWMxSOCB脉冲。
11:10	SOCACNT	R	0h	ePWMxSOCA脉冲启动A-D转换计数寄存器。这两位记录ETSEL[SOCASEL]中选择的事件已经发生多少次： 0h：未发生任何事件。 1h：发生1事件。 2h：发生2起事件。 3h：发生了3起事件。
9:8	SOCAPRD	R/W	0h	PWMxSOCA脉冲启动A-D转换时基周期寄存器（TBPRD）。这两位确定当ETSEL[SOCASEL]中选择的事件发生多少次时就产生PWMxSOCA脉冲，即启动A-D转换。 0h：禁止SOCA计数器，不会产生ePWMxSOCA脉冲。 1h：发生1次就产生PWMxSOCA脉冲。 2h：发生2次就产生PWMxSOCA脉冲。 3h：发生3次就产生PWMxSOCA脉冲。
7:4	Reserved	R	0h	保留
3:2	INTCNT	R	0h	ePWM中断事件（EPWMx_INT）计数器寄存器。这些位指示发生了多少个选定的ETSEL[INTSEL]事件。产生中断脉冲时，这些位将自动清除。如果禁止中断，ETSEL[INT]=0或设置了中断标志，ETFLG[INT]=1，则计数器在达到周期值ETPS[INTCNT]=ETPS[INTPRD]时将停止对事件进行计数。 0h：没有发生任何事件。 1h：发生了1个事件。 2h：发生了2个事件。 3h：发生了3个事件。

1:0	INTPRD	R/W	0h	ePWM中断（EPWMx_INT）周期选择。这些位确定在生成中断之前需要发生多少个选定的ETSEL[INTSEL]事件。要产生中断，必须使能中断（ETSEL[INT]=1）。如果从先前的中断（ETFLG[INT]=1）设置了中断状态标志，则直到通过ETCLR[INT]位将其清除后，才会产生中断。 这允许一个中断待处理，而另一个仍在处理中。一旦产生中断，ETPS[INTCNT]位将被自动清除。 如果启用了INTPRD值且状态标志被清除，则写入与当前计数器值相同的INTPRD值将触发中断。 写入小于当前计数器值的INTPRD值将导致未定义状态。 如果在写入新的零或非零INTPRD值的同时发生计数器事件，则计数器将递增。 0h：禁用中断事件计数器。不会产生中断，并且忽略ETFRC[INT]。 1h：在第一个事件INTCNT=01（第一个事件）上生成中断 2h：在ETPS[INTCNT]=1,0上生成中断（第二个事件） 3h：在ETPS[INTCNT]=1,1上产生中断（第三事件）

4.8.3.28 事件触发器标志寄存器(ETFLG)



图 4-263 事件触发器标志寄存器(ETFLG)

表 4-252 事件触发器标志寄存器(ETFLG)位域描述

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留
3	SOCB	R	0h	表示ePWM ADC转换开始B（EPWMxSOCB）状态标志 0：表示未发生EPWMxSOCB事件 1：表示在EPWMxSOCB上生成了转换开始脉冲（事件）。即使设置了标志位，EPWMxSOCB输出也将继续生成。
2	SOCA	R	0h	表示ePWM ADC转换开始A（EPWMxSOCA）状态标志 0：表示未发生EPWMxSOCA事件 1：表示在EPWMxSOCA上生成了转换开始脉冲（事件）。即使设置了标志位，EPWMxSOCA输出也将继续生成。 注意：与ETFLG[INT]标志不同，即使设置了标志位，EPWMxSOCA输出也会继续脉冲
1	Reserved	R	0h	保留
0	INT	R	0h	锁存的ePWM中断（EPWMx_INT）状态标志 0表示未发生任何事件 1指示生成了ePWMx中断（EWPMx_INT）。清除标志位之前，不会产生其他中断。当ETFLG[INT]位置1时，最多可能有一个中断待处理。如果有一个挂起的中断，则在将ETFLG[INT]位清零之后才会产生该中断。

4.8.3.29 事件触发器清除寄存器(ETCLR)



图 4-264 事件触发器清除寄存器(ETCLR)

表 4-253 事件触发器清除寄存器(ETCLR)位域描述

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留
3	SOCB	R/W	0h	ePWM ADC转换开始B（EPWMxSOCB）标志清除位 0：写入0无效。总是读回0 1：清除ETFLG[SOCB]标志位
2	SOCA	R/W	0h	ePWM ADC转换开始B（EPWMxSOCA）标志清除位 0：写入0无效。总是读回0 1：清除ETFLG[SOCA]标志位
1	Reserved	R	0h	保留
0	INT	R/W	0h	ePWM中断（EPWMx_INT）标志清除位 0h：写入0无效。始终读回0。 1h：清零ETFLG[INT]标志位，并使能进一步的中断脉冲。

4.8.3.30 事件触发器强制寄存器(ETFRC)



图 4-265 事件触发器强制寄存器(ETFRC)

表 4-254 事件触发器强制寄存器(ETFRC)位域描述

位域	位名	类型	初始值	描述
15:4	Reserved	R	0h	保留
3	SOCB	R/W	0h	SOCB 强制位。只有在ETSEL寄存器中启用该事件时，才会生成SOCB脉冲。ETFLG[SOCB]标志位将被置1。 0：无效。总是读回0。 1：在EPWMxSOCB上生成脉冲并设置SOCBFLG位。此位目的用于测试。
2	SOCA	R/W	0h	SOCA 强制位。只有在ETSEL寄存器中启用该事件时，才会生成SOCA脉冲。ETFLG[SOCA]标志位将被置1。 0：无效。总是读回0。 1：在EPWMxSOCA上生成脉冲并设置SOCAFLAG位。此位目的用于测试。
1	Reserved	R	0h	保留
0	INT	R/W	0h	INT强制位。仅当在ETSEL寄存器中使能了事件时，才会产生中断。无论如何，INT标志位将被置1。 0h：向该位写入0将被忽略。始终读回0。 1h：在EPWMxINT上产生一个中断并将INT标志位置1。该位用于测试目的。

4.8.3.31 PWM 斩波器控制寄存器(PCCTL)



图 4-266 PWM 斩波器控制寄存器(PCCTL)

表 4-255 PWM 斩波器控制寄存器(PCCTL)位域描述

位域	位名	类型	初始值	描述
15:11	Reserved	R	0h	保留
10:8	CHPDUTY	R/W	0h	0h：Duty=1/8(12.5%) 1h：Duty=2/8(25.0%) 2h：Duty=3/8(37.5%) 3h：Duty=4/8(50.0%) 4h：Duty=5/8(62.5%) 5h：Duty=6/8(75.0%) 6h：Duty=7/8(87.5%) 7h：保留
7:5	CHPFREQ	R/W	0h	斩波时钟分频 0h：1分频（不分割） 1h：2分频 2h：3分频 3-7h：4-8分频
4:1	OSHTWTH	R/W	0h	单次脉冲宽度 0h：1×SYSCLKOUT/8宽度 1h：2×SYSCLKOUT/8宽度 2h：3×SYSCLKOUT/8宽度 3h-Fh：4×SYSCLKOUT/8宽度~16×SYSCLKOUT/8宽度
0	CHPEN	R/W	0h	PWM斩波使能 0：禁用（旁路）PWM斩波功能 1：启用斩波功能

4.8.3.32 HRPWM 配置寄存器(HRCNFG)



图 4-267 HRPWM 配置寄存器(HRCNFG)

表 4-256 HRPWM 配置寄存器(HRCNFG)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留
7	SWAPAB	R/W	0h	ePWMA&B交换输出信号，此位使能A&B信号交换输出。选择如下： 0：ePWMxA和ePWMxB输出不变。 1：ePWMxA信号出现在ePWMxB输出上，ePWMxBs信号出现在ePWMxA输出上。
6	AUTOCONV	R/W	0h	自动转缩放迟线 选择CMPAHR/TBPRDHR/TBPHSHR寄存器中的占空比/周期/相位是由HRMSTEP寄存器中的MEP比例因子自动缩放，还是由应用软件中的计算手动缩放。SFO库功能会自动使用适当的MEP比例因子更新HRMSTEP寄存器。 0：禁用自动HRMSTEP缩放。 1：启用自动HRMSTEP缩放。 如果应用软件手动缩放占空比或相位（即软件设置CMPAHR=（（PWM占空比*PWM周期）*MEP比例因子）<<8+0x080作为占空比），则必须禁用此模式。
5	SELOUTB	R/W	0h	EPWMxB输出选择位 选择在ePWMxB通道输出上输出哪个信号。 0：EPWMxB正常输出。 1：ePWMxB输出是ePWMxA信号的翻转。

4:3	HRLOAD	R/W	0h	映射模式位：选择将CMPAHR映射值加载到启动寄存器的时间事件： 0h：CTR上的负载=0：时间基准计数器等于零（TBCNT=0000h） 1h：CTR=PRD上的负载：时间基准计数器等于周期（TBCNT=TBPRD） 2h：CTR=0或CTR=PRD上的负载（不应与HRPWM一起使用） 3h：保留
2	CTLMODE	R/W	0h	控制模式位：选择控制MEP的寄存器（CMP或TBPHS）： 0：CMPAHR（8）寄存器控制边沿位置（这是占空比控制模式）。 1：TBPHSHR（8）寄存器控制边沿位置（这是相位控制模式）。
1:0	EDGMODE	R/W	0h	边沿模式位：选择由微边沿位置（MEP）逻辑控制的PWM边沿： 0h：HRPWM功能被禁用（复位时默认） 1h：MEP控制上升沿 2h：MEP控制下降沿 3h：边沿的MEP控制

4.8.3.33 HRPWM 功率寄存器(HRPWR)



图 4-268 HRPWM 功率寄存器(HRPWR)

表 4-257 HRPWM 功率寄存器(HRPWR)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R/W	0h	保留
9:6	MEPOFF	R/W	0h	MEP校准关闭位 当不使用MEP校准时，将这些位设置为全1将禁用HRPWM中的MEP校准逻辑并降低功耗
5:0	Reserved	R/W	0h	保留

4.8.3.34 HRPWMMEP 步长寄存器(HRMSTEP)



图 4-269 HRPWMMEP 步长寄存器(HRMSTEP)

表 4-258 HRPWMMEP 步长寄存器(HRMSTEP)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留
7:0	HRMSTEP	R/W	0h	高分辨率MEP步骤 启用自动转换时（HRCNFG[AUTOCONV]=1），此8位字段包含硬件使用的MEP_ScaleFactor（每个粗略步骤的MEP步数），用于将CMPAHR、TBPHSHR或TBPRDHR寄存器中的值自动转换为高分辨率ePWM输出上的缩放微边缘延迟。 此寄存器中的值由SFO校准软件在每次校准运行结束时写入。

4.8.3.35 高分辨率周期控制寄存器(HRPCTL)



图 4-270 高分辨率周期控制寄存器(HRPCTL)

表 4-259 高分辨率周期控制寄存器(HRPCTL)位域描述

位域	位名	类型	初始值	描述
15:3	Reserved	R	0h	保留
2	TBPHSHRLOADE	R/W	0	TBPHSHR负载使能 该位允许您将ePWM模块与SYNCIN上的高分辨率相位同步，TBCTL[SWFSYNC]或数字比较事件。这允许以相同频率运行的多个ePWM模块以高分辨率进行相位对齐。 0：禁用SYNCIN、TBCTL[SWFSYNC]或数字比较事件上的高分辨率相位同步： 1：在SYNCIN、TBCTL[SWFSYNC]或数字比较器同步事件上同步高分辨率相位。使用高分辨率相位TBPHSHR寄存器的内容来同步相位。 TBCTL[PHSEN]位允许在SYNCIN或TBCTL[SWFSYNC]事件上用TBPHS寄存器值加载TBCTR寄存器，该位独立工作。然而，如果用户想结合高分辨率周期功能控制相位，也需要启用此位。 当启用高分辨率时段用于上下计数模式时，即使TBPHSHR=0x0000，该位和TBCTL[PHSEN]位也必须设置为1。当仅启用高分辨率占空比时，不需要设置此位。
1	PWMSYNCSEL	R	0	PWMSYNC源选择位 该位选择PWMSYNC信号的源。 PWMSYNC信号由外部模块（如COMP+DAC）用于与所选ePWM模块同步定时。 注意：此位不用于高分辨率周期控制。 0：PWMSYNC由TBCTR=PRD脉冲产生。 1：PWMSYNC由TBCTR=0脉冲产生。
0	HRPE	R/W	0	高分辨率周期启用位 0：高分辨率时段功能已禁用。在此模式下，ePWM表现为0型ePWM。 1：启用高分辨率时段。在此模式下，HRPWM模块可以控制占空比和频率的高分辨率。 启用高分辨率时段时，不支持TBCTL[CTRMODE]=0,1（递减计数模式）。

4.8.3.36 时基周期 HRPWM 镜像寄存器(TBPRDHRM)



图 4-271 时基周期 HRPWM 镜像寄存器(TBPRDHRM)

表 4-260 时基周期 HRPWM 镜像寄存器(TBPRDHRM)位域描述

位域	位名	类型	初始值	描述
15:8	TBPRDHR	R/W	0h	周期高分辨率位 这8位包含周期值的高分辨率部分。 TBPRD提供了与早期ePWM模块的向后兼容性。镜像寄存器（TBPRDM和TBPRDHRM）允许在一次访问中对TBPRDHR进行32位写入。由于TBPRD传统寄存器的存储器地址位置为奇数，因此TBPRD和TBPRDHR无法进行32位写入。 TBPRDHRM寄存器不受TBCTL[PRDLD]位的影响 写入TBPRDHR和TBPRDM位置访问时基周期值的高分辨率（最低有效8位）部分。唯一的区别是，与TBPRDHR不同，从镜像寄存器 TBPRDHRM读取的数据是不确定的（保留给TI测试）。 TBPRDHRM寄存器可用于支持高分辨率周期控制的ePWM模块，仅在启用高分辨率周期功能时使用。
7:0	Reserved	R	0h	保留

4.8.3.37 时基周期寄存器镜像(TBPRDM)



图 4-272 时基周期寄存器镜像(TBPRDM

表 4-261 时基周期寄存器镜像(TBPRDM 位域描述

位域	位名	类型	初始值	描述
15:0	TBPRD	R/W	0h	TBPRDM和TBPRD都可以用于访问时基周期。 TBPRD提供了与早期ePWM模块的向后兼容性。镜像寄存器（TBPRDM和TBPRDHRM）允许在一次访问中对TBPRDHR进行32位写入。由于TBPRD传统寄存器的地址存储位置为奇数，因此无法进行32位写入。 默认情况下，对该寄存器的写入会被遮挡。与TBPRD寄存器不同，TBPRDM的读取总是返回活动寄存器值。TBCTL[PRDLD]位启用和禁用阴影。 -如果TBCTL[PRDLD]=0，则启用影子，任何写入都将自动进入影子寄存器。在这种情况下，当时基计数器等于零时，活动寄存器将从影子寄存器加载。读取返回活动值。 -如果TBCTL[PRDLD]=1，则阴影被禁用，对该寄存器的任何写入都将直接进入控制硬件的活动寄存器。同样，读取返回活动值。

4.8.3.38 比较 AHRPWM 镜像寄存器(CMPAHRM)



图 4-273 比较 AHRPWM 镜像寄存器(CMPAHRM)

表 4-262 比较 AHRPWM 镜像寄存器(CMPAHRM)位域描述

位域	位名	类型	初始值	描述
15:8	CMPAHR	R/W	0h	比较高分辨率比特 写入CMPAHR和CMPAHRM位置访问计数器比较A值的高分辨率（最低有效8位）部分。唯一的区别是，与CMPAHR不同，从镜像寄存器CMPAHRM读取的数据是不确定的（保留给TI测试）。 默认情况下，对该寄存器的写入会被遮挡。如CMPAM寄存器所述，CMPCTL[SHWAMODE]位启用和禁用阴影。
7:0	Reserved	R	0h	保留

4.8.3.39 比较 A 镜像寄存器(CMPAM)



图 4-274 比较 A 镜像寄存器(CMPAM)

表 4-263 比较 A 镜像寄存器(CMPAM)位域描述

位域	位名	类型	初始值	描述
15:3	CMPA	R/W	0h	CMPA和CMPAM都可以用于访问计数器比较A值。唯一的区别是镜像寄存器总是读回活动值。 默认情况下，对该寄存器的写入会被遮挡。与CMPA寄存器不同，CMPAM的读取总是返回活动寄存器值。通过CMPCTL[SHWAMODE]位启用和禁用阴影。 -如果CMPCTL[SHWAMODE]=0，则启用阴影，任何写入都将自动进入阴影寄存器。所有读取都将反映活动寄存器值。在这种情况下，CMPCTL[LOADAMODE]位字段确定哪个事件将从影子寄存器加载活动寄存器。 -在写入之前，可以读取CMPCTL[SHWAFULL]位，以确定影子寄存器当前是否已满。 -如果CMPCTL[SHWAMODE]=1，则影子寄存器被禁用，任何写入都将直接进入活动寄存器，即主动控制硬件的寄存器

4.8.3.40 数字比较触发选择寄存器(DCTRIPSEL)



图 4-275 数字比较触发选择寄存器(DCTRIPSEL)

表 4-264 数字比较触发选择寄存器(DCTRIPSEL)位域描述

位域	位名	类型	初始值	描述
15:12	DCBLCOMPSEL	R/W	0h	数字比较B低输入选择 定义DCAL输入的来源。当用作触发信号时，TZ信号被视为正常输入，可以定义为高电平或低电平。 0h：TZ1输入。 1h：TZ2输入。 2h：TZ3输入。 8h：COMP1OUT输入。 9h：COMP2OUT输入。 10h：COMP3OUT输入。 其他：保留

11:8	DCBHCOMPSEL	R/W	0h	数字比较B高输入选择 定义DCAH输入的来源。当用作触发信号时，TZ信号被视为正常输入，可以定义为高电平或低电平。 0h：TZ1输入。 1h：TZ2输入。 2h：TZ3输入。 8h：COMP1OUT输入。 9h：COMP2OUT输入。 10h：COMP3OUT输入。 其他：保留
7:4	DCALCOMPSEL	R/W	0h	数字比较A低输入选择 定义DCAL输入的来源。当用作触发信号时，TZ信号被视为正常输入，可以定义为高电平或低电平。 0h：TZ1输入。 1h：TZ2输入。 2h：TZ3输入。 8h：COMP1OUT输入。 9h：COMP2OUT输入。 10h：COMP3OUT输入。 其他：保留
3:0	DCAHCOMPSEL	R/W	0h	数字比较A高输入选择 定义DCAH输入的来源。当用作触发信号时，TZ信号被视为正常输入，可以定义为高电平或低电平。 0h：TZ1输入。 1h：TZ2输入。 2h：TZ3输入。 8h：COMP1OUT输入。 9h：COMP2OUT输入。 10h：COMP3OUT输入。 其他：保留

4.8.3.41 数字比较 A 控制寄存器(DCACTL)



图 4-276 数字比较 A 控制寄存器(DCACTL)

表 4-265 数字比较 A 控制寄存器(DCACTL)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9	EVT2FRCSYNCSEL	R/W	0h	DCAEVT2强制同步信号选择 0：信号源为同步信号 1：信号源为异步信号
8	EVT2SRCSEL	R/W	0h	DCAEVT2源信号选择 0：信号源为DCAEVT2信号 1：信号源为DCEVTFILT信号
7:4	Reserved	R	0h	保留
3	EVT1SYNCE	R/W	0h	DCAEVT1 SYNC，使能/禁用 0：生成SYNC禁用。 1：生成SYNC使能。
2	EVT1SOCE	R/W	0h	DCAEVT1 SOC，使能/禁用 0：生成SOC禁用。 1：生成SOC使能。

1	EVT1FRCSYNCSEL	R/W	0h	DCAEVT1强制同步信号选择 0：信号源为同步信号 1：信号源为异步信号
0	EVT1SRCSEL	R/W	0h	DCAEVT1源信号选择 0：信号源为DCAEVT2信号 1：信号源为DCEVTFILT信号

4.8.3.42 数字比较 B 控制寄存器(DCBCTL)



图 4-277 数字比较 B 控制寄存器(DCBCTL)

表 4-266 数字比较 B 控制寄存器(DCBCTL)位域描述

位域	位名	类型	初始值	描述
15:10	Reserved	R	0h	保留
9	EVT2FRCSYNCSEL	R/W	0h	DCAEVT2强制同步信号选择 0：信号源为同步信号 1：信号源为异步信号
8	EVT2SRCSEL	R/W	0h	DCAEVT2源信号选择 0：信号源为DCAEVT2信号 1：信号源为DCEVTFILT信号
7:4	Reserved	R	0h	保留
3	EVT1SYNCE	R/W	0h	DCAEVT1 SYNC，使能/禁用 0：SYNC生成禁用。 1：SYNC生成使能。
2	EVT1SOCE	R/W	0h	DCAEVT1 SOC，使能/禁用 0：SOC生成禁用。 1：SOC生成使能。
1	EVT1FRCSYNCSEL	R/W	0h	DCAEVT1强制同步信号选择 0：信号源为同步信号 1：信号源为异步信号
0	EVT1SRCSEL	R/W	0h	DCAEVT1源信号选择 0：信号源为DCAEVT2信号 1：信号源为DCEVTFILT信号

4.8.3.43 数字比较滤波器控制寄存器(DCFCTL)



图 4-278 数字比较滤波器控制寄存器(DCFCTL)

表 4-267 数字比较滤波器控制寄存器(DCFCTL)位域描述

位域	位名	类型	初始值	描述
15:6	Reserved	R	0h	保留
5:4	PULSESEL	R/W	0h	脉冲选择用于消隐和捕获对齐 0：时基计数器等于周期（TBCTR=TBPRD） 1：时基计数器等于零（TBCTR=0x0000）
3	BLANKINV	R/W	0h	消隐窗口翻转 0：消隐窗口未翻转 1：消隐窗口翻转
2	BLANKE	R/W	0h	消隐窗使能/禁止。 0：消隐窗禁止。 1：消隐窗使能。
1:0	SRCSEL	R/W	0h	滤波模块信号源选择。 0：信号源为DCAEVT1信号。 1：信号源为DCAEVT2信号。 2：信号源为DCBEVT1信号。 3：信号源为DCBEVT2信号。

4.8.3.44 数字比较捕获控制寄存器(DCCAPCT)



图 4-279 数字比较捕获控制寄存器(DCCAPCT)

表 4-268 数字比较捕获控制寄存器(DCCAPCT)位域描述

位域	位名	类型	初始值	描述
15:2	Reserved	R	0h	保留
1	SHDWMODE	R/W	0h	TBCTR计数器捕获阴影选择模式 0：启用阴影模式。DCCAP活动寄存器在DCFCTL[PULSESEL]位定义的TBCTR=TBPRD或TBCTR=0时，复制到影子寄存器。CPU读取DCCAP寄存器将返回影子寄存器内容。 1：主动模式。在此模式下，影子寄存器被禁用。CPU从DCCAP寄存器读取的数据将始终返回活动寄存器内容
0	CAPE	R/W	0h	TBCTR计数器捕获使能/禁止位。 0：禁止时基计数器捕获。 1：使能时基计数器捕获。

4.8.3.45 数字比较滤波偏移寄存器(DCFOFFSET)



图 4-280 数字比较滤波偏移寄存器(DCFOFFSET)

表 4-269 数字比较滤波偏移寄存器(DCFOFFSET)位域描述

位域	位名	类型	初始值	描述
15:0	DCOFFSET	R	0h	这是一个16位只读寄存器，数值范围0000～FFFFh，为消隐窗偏移值。它指定从消隐窗参考点到消隐窗应用点的TBCLK周期数。消隐窗参考点可以是由DCFCTL[PULSESEL]定 义的周期或零点。 该偏移寄存器有影子寄存器，在由DCFCTL[PULSESEL]定义的参考点装入活跃寄存器。 偏移计数器也在活跃寄存器装入时初始化并开始向下计数。当计数器终止时，应用消隐窗。 如果消隐窗正在工作，消隐窗计数器重新启动。

4.8.3.46 数字比较滤波偏移计数器寄存器(DCFOFFSETCNT)

图 4-281 数字比较滤波偏移计数器寄存器(DCFOFFSETCNT)

表 4-270 数字比较滤波偏移计数器寄存器(DCFOFFSETCNT)位域描述

位域	位名	类型	初始值	描述
15:0	OFFSETCNT	R	0h	这是一个16位只读寄存器，数值范围0000～FFFFh，指明偏移计数器的当前值。 计数器计数到0后停止，直到在下一个周期重新装入或DCFCTL[PULSESEL]定义的到0事件发生。 偏移计数器不受自由/软件仿真位的影响，即当器件由仿真停止而暂停时，它总是继续向下计数。

4.8.3.47 数字比较滤波窗口寄存器(DCFWINDOW)



图 4-282 数字比较滤波窗口寄存器(DCFWINDOW)

表 4-271 数字比较滤波窗口寄存器(DCFWINDOW)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留
7:0	WINDOW	R/W	0h	数值00～FFh，消隐窗宽度。 0h：不产生消隐窗。 1～FFh：以TBCLK周期指定消隐窗宽度。当偏移计数器终止时消隐窗开始。这时，窗计数器装入并开始向下计数。如果消隐窗正在工作而偏移计数器终止，那么消隐窗计数器重新启动。消隐窗可以跨过PWM周期边界。

4.8.3.48 数字比较滤波窗口计数器寄存器(DCFWINDOWCNT)



图 4-283 数字比较滤波窗口计数器寄存器(DCFWINDOWCNT)

表 4-272 数字比较滤波窗口计数器寄存器(DCFWINDOWCNT)位域描述

位域	位名	类型	初始值	描述
15:8	Reserved	R	0h	保留
7:0	WINDOWCNT	R/W	0h	数值00～FFh，消隐窗计数器。该8位为只读位，表明窗计数器当前值。计数器计数到0后停止，直到当偏移计数器重新到0时重新装入。

4.8.3.49 数字比较计数器捕获寄存器(DCCAP)



图 4-284 数字比较计数器捕获寄存器(DCCAP)

表 4-273 数字比较计数器捕获寄存器(DCCAP)位域描述

位域	位名	类型	初始值	描述
15:0	DCCAP	R	0h	这是一个16位只读寄存器，数值范围0000～FFFFh，为数字比较计数器捕获值。为使能数字比较计数器捕获，应将DCCAPCLT[CAPE]位设为1。使能时，它反映了在滤波（DCEVTFLT）事件低到高边沿变化时基计数器（TBCTR）值。忽略后面的捕获事件，直到下一个周期或由DCFCTL[PULSESEL]选择的零点。 DCCAP寄存器的影子寄存器可以由DCCAPCTL[SHDWMODE]位使能或禁止。默认情况使能影子寄存器。 -若DCCAPCTL[SHDWMODE]=0，那么使能影子寄存器。这种方式下，在由DCFCTL[PULSESEL]定义的TBCTR=TBPRD或TBCTR=0时，使能寄存器复制到影子寄存器。CPU读此寄存器将返回影子寄存器值。 -若DCCAPCTL[SHDWMODE]=1，那么禁止影子寄存器。这种方式下，CPU读将返回活跃寄存器值。使能和影子寄存器具有同样的存储器地址。

4.9 高分辨率 PWM (HRPWM)

HRPWM 模块为高分辨率 PWM， HRPWM 模块的关键点为：

- 大大扩展了数字 PWM 的时间分辨率
- 此功能可同时在单边沿（占空比和相移控制）以及用于频率/周期调制的双边沿控制中使用。
  - 通过对 ePWM 模块的比较 A 和相位寄存器的扩展，实现更精细的时间粒度控制或边沿定位。
  - HRPWM 功能只在 PWM 模块的 A 信号路径上提供（在 EPWMxA 输出上提供）。EPWMxB 输出为传统 PWM 功能。

注

HRPWM 允许的最小 SYSCLKOUT 频率为 60MHz。

当启用双边沿高分辨率时（高分辨率周期模式），PWMxB 输出不可用。

4.9.1 高分辨率 PWM (HRPWM) 时序

表4-274所示为高分辨率 PWM 的开关特性。

表 4-274 高分辨率 PWM 开关特性 (1)

	最小值	典型值	最大值	单位
微边沿定位 (MEP) 步长(2)		180(3)	310	ps

(1) HRPWM 以 60MHz 的最小 SYSCLKOUT 频率工作。

(2) 最大 MEP 步长基于最差情况、最高温度。MEP 步长将随着温度的升高和电压的降低而增大，随着温度的降低和电压的升高而减小。使用 HRPWM 特性的应用程序应使用 MEP 缩放因子优化器 (SFO) 估算软件函数。SFO 函数有助于在 HRPWM 运行时动态地估算每个 SYSCLKOUT 周期内的 MEP 步数。

(3) 典型值测试温度为（20摄氏度）、3.3V供电电压下测试值。

4.10 增强型捕获模块 (eCAP1)

此器件包含一个增强型捕获模块 (eCAP)，图 4-285 所示为 eCAP 功能框图。



图 4-285 eCAP 功能框图

eCAP 模块基于 SYSCLKOUT 时钟。

PCLKCR1 寄存器中的时钟使能位 (ECAP1 ENCLK) 用于单独关闭 eCAP 模块（实现低功耗运行）。复位时，ECAP1ENCLK 为低电平，表明外设时钟已关闭。

表 4-275 eCAP 控制和状态寄存器

名称	地址	大小（X 16）	受 EALLOW 保护	说明
TSCTR	0x6A00	2		时间戳计数器
CTRPHS	0x6A02	2		计数器相位偏移值寄存器
CAP1	0x6A04	2		捕获 1 寄存器
CAP2	0x6A06	2		捕获 2 寄存器
CAP3	0x6A08	2		捕获 3 寄存器
CAP4	0x6A0A	2		捕获 4 寄存器
保留	0x6A0C-0x6A12	8		保留
ECCTL1	0x6A14	1		捕获控制寄存器 1
ECCTL2	0x6A15	1		捕获控制寄存器 2
ECEINT	0x6A16	1		捕获中断使能寄存器
ECFLG	0x6A17	1		捕获中断标志寄存器
ECCLR	0x6A18	1		捕获中断清除寄存器
ECFRC	0x6A19	1		捕获中断强制寄存器
保留	0x6A1A-0x6A1F	6		保留

4.10.1 增强型捕获 (eCAP) 时序

表4-276所示为eCAP时序要求，而表4-277所示为eCAP开关特性。

表 4-276 增强型捕获 (eCAP)时序要求

参数		测试条件	最小值	最大值	单位
$t_{w(CAP)}$	捕获输入脉冲宽度	异步	$2t_{c(SCO)}$		周期
		同步	$2t_{c(SCO)}$		周期
		带有输入限定器	$1t_{c(SCO)}+t_{w(IQSW)}$		周期

表 4-277 eCAP 开关特性

参数		测试条件	最小值	最大值	单位
$t_{w(APWM)}$	脉冲持续时间，APWMx 输出高电平/低电平		20		ns

4.10.2 eCAP寄存器

4.10.2.1 时间戳寄存器



图 4-286 时间戳寄存器

表 4-278 时间戳寄存器位域描述

位域	位名	类型	初始值	描述
31:0	TSCTR	R/W	0h	32位计数器寄存器，用来捕获时基。

4.10.2.2 计数器相位偏移值寄存器

图 4-287 计数器相位偏移值寄存器

表 4-279 计数器相位偏移值寄存器位域描述

位域	位名	类型	初始值	描述
31:0	CTRPHS	R/W	0h	计数器相位值寄存器，可对相位滞后/超前进行编程。 滞后/超前。该寄存器CTRPHS会在SYNCI事件或通过控制位强制执行时加载到TSCTR中。用于实现相位与其他eCAP和EPWM时基同步。

4.10.2.3 捕获1寄存器



图 4-288 捕获 1 寄存器

表 4-280 捕获 1 寄存器位域描述

位域	位名	类型	初始值	描述
31:0	CAP1	R/W	0h	该寄存器可通过以下方式加载（写入）： -捕获事件期间的时间戳计数器值(TSCTR)。 -软件-用于测试或初始化。 -在APWM模式下使用时的ARPD阴影寄存器(CAP3)。

4.10.2.4 捕获2寄存器



图 4-289 捕获 2 寄存器

表 4-281 捕获 2 寄存器位域描述

位域	位名	类型	初始值	描述
31:0	CAP2	R/W	0h	该寄存器可通过以下方式加载（写入）： -捕获事件期间的时间戳（计数器值。 -软件-可用于测试目的。 -在APWM模式下使用时的ACMP影子寄存器(CAP4)。

4.10.2.5 捕获3寄存器



图 4-290 捕获 3 寄存器

表 4-282 捕获 3 寄存器位域描述

位域	位名	类型	初始值	描述
31:0	CAP3	R/W	0h	在CMP模式下，这是一个时间戳捕获寄存器。 在APWM模式下，这是周期阴影（APRD）寄存器。用户可以通过该寄存器更新PWM周期值。CAP3（APRD）在此模式下为CAP1的影子寄存器。

4.10.2.6 捕获4寄存器



图 4-291 捕获 4 寄存器

表 4-283 捕获 4 寄存器位域描述

位域	位名	类型	初始值	描述
31:0	CAP4	R/W	0h	在CMP模式下，这是一个时间戳捕获寄存器。 在APWM模式下，这是比较阴影（ACMP）寄存器。用户可以通过该寄存器更新PWM比较值。CAP4（ACMP）在此模式下为CAP2的影子寄存器。

4.10.2.7 捕获控制寄存器1



图 4-292 捕获控制寄存器 1

表 4-284 捕获控制寄存器 1 位域描述

位域	位名	类型	初始值	描述
15:14	FREE_SOFT	R/W	0h	仿真控制位。 00：一旦仿真暂停，立即停止时间标记计数器（TSCTR）。 01：在时间标记计数器（TSCTR）运行直到为零时停止。 1x：时间标记计数器（TSCTR）运行不受仿暂停的影响。
13:9	PRESCALE	R/W	0h	事件过滤器的预分频选择位。 00000：x/1，没有预分频，旁路。 00001：x/2，2分频。 00010：x/4，4分频。 00011：x/6，6分频。 … 11110：x/60，60分频。

				11111：x/62，62分频（x为时钟）。
8	CAPLDEN	R/W	0h	使能捕获事件发生时间装载到捕获寄存器（CAP1～CAP4），请注意，此位不会禁用CEVTn事件的生成。 0：禁止捕获事件发生时间装载到捕获寄存器（CAP1～CAP4）。 1：使能捕获事件发生时间装载到捕获寄存器（CAP1～CAP4）。
7	CTRRST4	R/W	0h	发生捕获事件4时计数器复位位。 0：在时间标记捕获后不复位计数器（绝对时间标记运行模式）。 1：在时间标记捕获后复位计数器（差分模式运行）。
6	CAP4POL	R/W	0h	捕获事件4的极性选择位。 0：信号上升沿触发。 1：信号下降沿触发。
5	CTRRST3	R/W	0h	发生捕获事件3时计数器复位位。 0：在捕获后不复位计数器（绝对时间标记运行模式）。 1：在捕获后复位计数器（差分模式运行）。
4	CAP3POL	R/W	0h	捕获事件3的极性选择位。 0：信号上升沿触发。 1：信号下降沿触发。
3	CTRRST2	R/W	0h	发生捕获事件2时计数器复位位。 0：在捕获后不复位计数器（绝对时间标记运行模式）。 1：在捕获后复位计数器（差分模式运行）。
2	CAP2POL	R/W	0h	捕获事件2的极性选择位。 0：信号上升沿触发。 1：信号下降沿触发。
1	CTRRST1	R/W	0h	发生捕获事件1时计数器复位位。 0：在捕获后不复位计数器（绝对时间标记运行模式）。 1：在捕获后复位计数器（差分模式运行）。
0	CAP1POL	R/W	0h	捕获事件1的极性选择位。 0：信号上升沿触发。 1：信号下降沿触发。

4.10.2.8 捕获控制寄存器2



图 4-293 捕获控制寄存器 2

表 4-285 捕获控制寄存器 2 位域描述

位域	位名	类型	初始值	描述
15:11	RESERVED	R	0h	保留位。
10	APWMPOL	R/W	0h	APWM输出极性选择位，只在APWM模式下有效。 0：输出高电平有效（比较值定义高电平的时间）。 1：输出低电平有效（比较值定义低电平的时间）。
9	CAP_APWM	R/W	0h	CAP与APWM模式选择位。 0：eCAP模块工作于捕获模式时有以下特点： -禁止时间标记计数器（TSCTR）通过CTR=PRD事件复位。 -禁止用影子寄存器装载捕获寄存器1（CAP1）与捕获寄存器2（CAP2）。 -允许用户装载捕获寄存器（CAP1～CAP4）。 -CAPx/APWMx引脚作为捕获输入引脚。 1：eCAP模块工作于APWM模式时有以下特点： -时间标记计数器（TSCTR）在CTR=PRD事件发生时复位（达到周期边界时）。 -使能用影子寄存器装载捕获寄存器1（CAP1）与捕获寄存器2（CAP2）。 -禁止用时间标记装载捕获寄存器（CAP1～CAP4）。 -CAPx/APWMx引脚作为APWM的输出引脚。

8	SWSYNC	R-0/W1S	0h	软件强制时间标记计数器（TSCTR）同步的控制位。该位提供了一种方便的软件控制所有eCAP时基同步的方法，在APWM模式下能够通过CTR=PRD事件来实现同步。 0：写入0无效，读该位返回0。 1：在SYNCO_SEL为0的前提下，写入1强制当前的eCAP模块中时间标记计数器（TSCTR）的影子寄存器装载；写入1清零该位。 选择CTR=PRD仅在APWM模式下有意义，但是，如果用户发现这样做有用，可以在CAP模式下选择它。
7:6	SYNCO_SEL	R/W	0h	同步输出选择位。 00：选择同步输入信号作为同步输出信号（旁路）。 01：选择CTR=PRD事件作为同步输出信号。 1x：禁止同步输出信号。
5	SYNCI_EN	R/W	0h	时间标记计数器（TSCTR）同步输入模式选择位。 0：禁止时间标记计数器（TSCTR）同步输入。 1：在SYNCI信号或软件信号触发下使能时间标记计数器（TSCTR）装载计数相位寄存器（CTRPHS）的值。
4	TSCTRSTOP	R/W	0h	时间标记计数器（TSCTR）停止控制位。 0：时间标记计数器（TSCTR）停止。 1：时间标记计数器（TSCTR）自由运行。
3	REARM	R-0/W1S	0h	单次重新加载控制位，重加载功能在单次或连续模式下均有效。 0：无影响。 1：以下事件强制为单次模式单： -复位Mod4计数器到0。 -允许Mod4计数器计数。 -使能捕获寄存器装载。
2:1	STOP_WRAP	R/W	3h	单次/连续模式下的停止值。 单次模式时的停止值。在捕获寄存器（CAP1～CAP4）停止前，该位为使能捕获的数（1～4），例如，停止捕获序列； 连续模式下的环绕值。这是捕获寄存器中的编号（介于1-4之间），表示循环缓冲区在此处环绕并重新开始。 注意STOP_WRAP与Mod4计数器进行比较，当两者相等时，将执行以下两项操作： -Mod4计数器停止计数。 -捕获寄存器不会再加载新的数据。 在单次模式下，后续的中断事件将会被阻塞，除非重新配置模块。 0h(R/W)=单次模式下捕获事件1后停止。 在连续模式下，捕获事件1后计数器继续运行。 1h(R/W)=单次模式下捕获事件2后停止。 在连续模式下，在捕获事件2之后计数器继续运行。 2h(R/W)=在单次模式下捕获事件3后停止。 在连续模式下，在捕捉事件3之后计数器继续运行。 3h（R/W）=单次模式下捕获事件4后停止。 在连续模式下，捕捉事件4后计数器继续运行。
0	CONT_ONESHT	R/W	0h	连续模式与单次模式选择位。 0：运行于连续捕获模式。 1：运行于单次捕获模式。

4.10.2.9 捕获中断使能寄存器



图 4-294 捕获中断使能寄存器

表 4-286 捕获中断使能寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R	0h	保留位。

7	CTR_EQ_CMP	R/W	0h	计数器与比较值相等中断使能位。 0：禁止比较相等作为中断源。 1：使能比较相等作为中断源。
6	CTR_EQ_PRD	R/W	0h	计数器与周期值匹配中断位。 0：禁止计数器与周期值匹配作为中断源。 1：使能计数器与周期值匹配作为中断源。
5	CTROVF	R/W	0h	计数器溢出中断使能位。 0：禁止计数器溢出中断作为中断源。 1：使能计数器溢出中断作为中断源。
4	CEVT4	R/W	0h	捕获4触发中断使能位。 0：禁止捕获4触发中断作为中断源。 l：使能捕获4触发中断作为中断源。
3	CEVT3	R/W	0h	捕获3触发中断使能位。 0：禁止捕获3触发中断作为中断源。 1：使能捕获3触发中断作为中断源。
2	CEVT2	R/W	0h	捕获2触发中断使能位。 0：禁止捕获2触发中断作为中断源。 1：使能捕获2触发中断作为中断源。
1	CEVT1	R/W	0h	捕获1触发中断使能位。 0：禁止捕获1触发中断作为中断源。 1：使能捕获1触发中断作为中断源。
0	RESERVED	R	0h	保留位。

4.10.2.10 捕获中断标志寄存器



图 4-295 捕获中断标志寄存器

表 4-287 捕获中断标志寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R	0h	保留位。
7	CTR_CMP	R	0h	与比较值相等的标志位，该位只有在APWM模式下有效。 0：没有该事件发生。 1：标志TSCTR计数器达到比较寄存器（ACMP）的设定值。
6	CTR_PRD	R	0h	计数器等于周期值的标志位，该位只在APWM模式下有效。 0：没有该事件发生。 1：标志TSCTR计数器达到周期寄存器（APRD）的设定值并且被复位。
5	CTROVF	R	0h	计数器溢出状态标志位，该位在CAP与APWM模式下都有效。 0：没有溢出事件发生。 1：计数器TSCTR从0xFFFFFFFF回到0x00000000。
4	CEVT4	R	0h	捕获4状态标志位，该位只在捕获模式下有效。 0：没有跳变事件产生。 1：在ECAPx引脚产生捕获4事件。
3	CEVT3	R	0h	捕获3状态标志位，该位只在捕获模式下有效。 0：没有跳变事件产生。 1：在ECAPx引脚产生捕获3事件。
2	CEVT2	R	0h	捕获2状态标志位，该位只在捕获模式下有效。 0：没有跳变事件产生。 1：在ECAPx引脚产生捕获2事件。
1	CEVT1	R	0h	捕获1状态标志位，该位只在捕获模式下有效。 0：没有跳变事件产生。 1：在ECAPx引脚产生捕获1事件。
0	INT	R	0h	全局中断标志位。

				0：没有中断产生。 1：有中断产生。

4.10.2.11 捕获中断清除寄存器



图 4-296 捕获中断清除寄存器

表 4-288 捕获中断清除寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R-0	0h	保留位。
7	CTR_CMP	R-0/W1C	0h	与比较值相等的标志位，该位只在APWM模式下有效。 0：写入0无效，读该位返。 1：写入1清零该标志位。
6	CTR_PRD	R-0/W1C	0h	计数器等于周期值的标志位，该位只在APWM模式下有效。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。
5	CTROVF	R-0/W1C	0h	计数器溢出状态标志位，该位在CAP与APWM模式下都有效。 0：写入0无效，读该位返回0。 l：写入1清零该标志位。
4	CEVT4	R-0/W1C	0h	捕获4状态标志位，该位只在捕获模式下有效。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。
3	CEVT3	R-0/W1C	0h	捕获3状态标志位，该位只在捕获模式下有效。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。
2	CEVT2	R-0/W1C	0h	捕获2状态标志位，该位只在捕获模式下有效。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。
1	CEVT1	R-0/W1C	0h	捕获1状态标志位，该位只在捕获模式下有效。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。
0	INT	R-0/W1C	0h	全局中断标志位。 0：写入0无效，读该位返回0。 1：写入1清零该标志位。并允许在任何事件标志设置为1时生成进一步的中断。

4.10.2.12 捕获中断强制寄存器



图 4-297 捕获中断强制寄存器

表 4-289 捕获中断强制寄存器位域描述

位域	位名	类型	初始值	描述
15:8	RESERVED	R-0	0h	保留位。
7	CTR_CMP	R-0/W1S	0h	强制计数器匹配比较寄存器中断。该事件仅在APWM模式下激活。 0h：无效。总是读回0。 1h：写入1设置CTR=CMP标志。
6	CTR_PRD	R-0/W1S	0h	强制计数器匹配周期寄存器中断。该事件仅在APWM模式下激活。 0h：无效。总是读回0。 1h：写入1设置CTR=PRD标志。
5	CTROVF	R-0/W1S	0h	强制计数器溢出中断。 0h：无效。总是读回0。 1h：写入1设置CTROVF标志。
4	CEVT4	R-0/W1S	0h	强制捕获4事件中断，该位只在捕获模式下有效。 0：无效。读该位返回0。 l：写入1置位CEVT4标志。
3	CEVT3	R-0/W1S	0h	强制捕获3事件中断，该位只在捕获模式下有效。 0：无效。读该位返回0。 l：写入1置位CEVT3标志。
2	CEVT2	R-0/W1S	0h	强制捕获2事件中断，该位只在捕获模式下有效。 0：无效。读该位返回0。 l：写入1置位CEVT2标志。
1	CEVT1	R-0/W1S	0h	强制捕获1事件中断，该位只在捕获模式下有效。 0：无效。读该位返回0。 l：写入1置位CEVT1标志。
0	RESERVED	R	0h	保留位。

4.11 高性能捕获 (HRCAP) 模块

高性能捕获 (HRCAP) 模块以高分辨率（典型 300ps ）测量外部脉冲之间的差异。

HRCAP 模块的特性包括：

- 可以在非高分辨率或者高分辨率模式下捕获脉冲宽度
- 差分 (Delta) 模式脉宽捕获
- 在每个边沿上 300ps 分辨率的典型高分辨率捕获
- 下降沿或上升沿中断
- 2 深度缓冲器中脉冲宽度的持续模式捕捉
- 用于精确高分辨率捕获的校准逻辑
- 上述所有资源都专用于单个输入引脚

除了高分辨率校准模块外，HRCAP 模块还包括一个捕获通道，在校准时，内部连接到最后一个可用的 ePWMxA HRPWM 通道。

每个 HRCAP 通道都有以下独立的关键资源：

- 专用输入捕获引脚
- 16 位 HRCAP 时钟等于 PLL 输出频率（与 SYSCLK 异步）或者等于 SYSCLK 频率 （与 SYSCLK 同步）
- 在 2 级深度的缓冲器中捕获高分辨率脉冲宽度



图 4-298 HRCAP 功能框图

表 4-290 HRCAP 寄存器

名称	HRCAP1	HRCAP2	大小（X 16）	说明
HCCTL	0x6AC0	0x6AE0	1	HRCAP 控制寄存器(1)
HCIFR	0x6AC1	0x6AE1	1	HRCAP 中断标志寄存器
HCICLR	0x6AC2	0x6AE2	1	HRCAP 中断清除寄存器
HCIFRC	0x6AC3	0x6AE3	1	HRCAP 中断强制寄存器
HCCOUNTER	0x6AC4	0x6AE4	1	HRCAP 16 位计数器寄存器
HCCAPCNTRISE0	0x6AD0	0x6AF0	1	在上升边沿 0 寄存器上的 HRCAP 捕获计数器
HCCAPCNTFALL0	0x6AD2	0x6AF2	1	在下降边沿 0 寄存器上的 HRCAP 捕获计数器
HCCAPCNTRISE1	0x6AD8	0x6AF8	1	在上升边沿 1 寄存器上的 HRCAP 捕获计数器
HCCAPCNTFALL1	0x6ADA	0x6AFA	1	在下降边沿 1 寄存器上的 HRCAP 捕获计数器

（1）寄存器受 EALLOW 保护。

4.11.1 高性能捕获(HRCAP) 时序

表 4-291 高性能捕获(HRCAP) 时序要求

	最小值	典型值	最大值	单位
$t_{c(HCCAPCLK)}$ 周期时间，HRCAP 捕获时钟的时间	8.333		10.204	ns
$t_{w(HRCAP)}$ 脉冲宽度，HRCAP 捕获的时间	$7t_{c(HCCAPCLK)}$(1)			ns
HRCAP 步长尺寸(2)		300		ps

（1）所列出的最小脉宽并未将所有相关 HCCAP 寄存器必须被读取而且必须将脉宽内的 RISE/FALL（上升/下降）事件标志清除以确保有效捕获数据这一限制考虑在内。

（2）HRCAP 步长将随着电压的降低和温度的升高而增大，随着电压的升高和温度的降低而减小。在高分辨率模式中使用 HRCAP 的应用应该使用 HRCAP 的校准功能以针对变化的运行条件进行动态校准。

4.11.2 寄存器描述

4.11.2.1 HRCAP控制寄存器（HCCTL）

HRCAP 控制寄存器(HCCTL)具体描述如下：



图 4-299 HRCAP 控制寄存器

表 4-292 HRCAP 控制寄存器位域描述

位域	位名	类型	初始值	描述
15:9	Reserved	R	0h	保留位
8	HCCAPCLKSEL	R/W	0h	时钟选择捕获位。该位用来为HCCAPCLK选择时钟源。在HCCAPCLK设备指定数据手册的HRCAP电气部分，规定了该位

				所设置的频率范围。 0：HCCAPCLK=SYSCLK 1：HCCAPCLK=PLLCLK(不经过分频器)
7:4	Reserved	R	0h	保留位
3	OVFINTE	R/W	0h	计数器溢出中断使能位 0：禁用计时器溢出中断 1：使能计数器溢出中断
2	FALLINTE	R/W	0h	下降沿捕获中断使能位 0：禁用下降沿捕获中断 1：使能下降沿捕获中断
1	RISEINTE	R/W	0h	上升沿捕获中断启用位 0：禁用上升降沿捕获中断 1：使能上升降沿捕获中断
0	SOFTRESET	R/W	0h	软复位 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将清除HCCOUNTER、所有捕获寄存器以及IFR寄存器位。

4.11.2.2 HRCAP中断标志寄存器(HCIFR)

HRCAP 中断标志寄存器(HCIFR)具体描述如下：



图 4-300 HRCAP 中断标志寄存器

表 4-293 HRCAP 中断标志寄存器(HCIFR)位域描述

位域	位名	类型	初始值	描述
15:5	Rserved	R	0h	保留位
4	RISEOVF	R	0h	上升沿中断溢出标志。 0：无上升沿中断溢出。通过向HCICLR寄存器中相应的位写入值将此位清除为0。此位也能被HCCTL[SOFTRESET]清除。 1：如果产生新的RISE事件，RISE标志为1时，则此位为1。
3	COUNTEROVF	R	0h	计数溢出中断标志。 0：计数器没有溢出。通过向HCICLR寄存器中相应的位写入值将此位清除为0。此位也能被HCCTL[SOFTRESET]清除。 1：当16-bit HCCOUNTER溢出(从0x FFFF到0x0000)时，此位被置为1。也可以通过向HCIFRC寄存器中相应的位写入值将此位置为1。
2	FALL	R	0h	下降沿捕获中断标志 0：无下降沿中断。通过向HCICLR寄存器中相应的位写入值将此位清除为0。此位也能被HCCTL[SOFTRESET]清除。 1：已捕获下降沿输入。也可以通过向HCIFRC寄存器中相应的位写入值将此位置为1。
1	RISE	R	0h	上升沿捕获中断标志 0：无上升沿中断。通过向HCICLR寄存器中相应的位写入值将此位清除为0。此位也能被HCCTL[SOFTRESET]清除。 1：已捕获上升沿输入。也可以通过向HCIFRC寄存器中相应的位写入值将此位置为1。
0	INT	R	0h	全局中断标志 0：无HRCAP中断。通过向HCICLR寄存器中相应的位写入值将此位清除为0。此位也能被HCCTL[SOFTRESET]清除。 1：已使能并产生RISE、FALL或COUNTEROVF中断。在清除此

				位之前，不会生成新的中断。

4.11.2.3 HRCAP中断清除寄存器(HCICLR)

HRCAP 中断清除寄存器(HCICLR)具体描述如下：



图 4-301 HRCAP 中断清除寄存器

表 4-294 HRCAP 中断清除寄存器(HCICLR)位域描述

位域	位名	类型	初始值	描述
15:5	Rserved	R	0h	保留位
4	RISEOVP	R/W	0h	上升沿中断溢出清除位。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将HCIFR寄存器中的RISEOVF位清除为0。如果二者发生在同一时钟周期中，则HCIFR[RISEOVF]的硬件设置优先级高于软件清除。
3	COUNTEROVF	R/W	0h	计数溢出中断清除位。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将HCIFR寄存器中的COUNTEROVF位清除为0。如果二者发生在同一时钟周期中，则HCIFR[COUNTEROVF]的硬件设置优先级高于软件清除。
2	FALL	R/W	0h	下降沿捕获中断清除位。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将HCIFR寄存器中的FALL位清除为0。如果二者发生在同一时钟周期中，则HCIFR[FALL]的硬件设置优先级高于软件清除。
1	RISE	R/W	0h	上升沿捕获中断清除位。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将HCIFR寄存器中的RISE位清除为0。如果二者发生在同一时钟周期中，则HCIFR[RISE]的硬件设置优先级高于软件清除。
0	INT	R/W	0h	全局中断清除位。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将HCIFR寄存器中的INT位清除为0。如果二者发生在同一时钟周期中，则HCIFR[INT]的硬件设置优先级高于软件清除。

4.11.2.4 HRCAP软件强制中断寄存器(HCIFRC)

HRCAP 软件强制中断寄存器(HRCAP)具体描述如下：



图 4-302 HRCAP 软件强制中断寄存器

表 4-295 HRCAP 软件强制中断寄存器(HCIFRC)位域描述

位域	位名	类型	初始值	描述
15:4	Rserved	R	0h	保留位
3	COUNTEROVF	R/W	0h	计数器溢出强制中断。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将强制HCIFR寄存器中的COUNTEROVF位变为1。在同一周期内，软件HCCTL[SOFTRESET]清除HCIFR[COUNTEROVF]位的优先级高于硬件对该位的配置。
2	FALL	R/W	0h	下降沿强制中断。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将强制HCIFR寄存器中的FALL位变为1。在同一周期内，软件HCCTL[SOFTRESET]清除HCIFR[FALL]位的优先级高于硬件对该位的配置。
1	RISE	R/W	0h	上升沿强制中断。 0：写入0将被忽略。此位读出值恒为0。 1：向此位写入1将强制HCIFR寄存器中的RISE位变为1。在同一周期内，软件HCCTL[SOFTRESET]清除HCIFR[RISE]位的优先级高于硬件对该位的配置。
0	Rserved	R	0h	保留位

4.11.2.5 HRCAP计数寄存器(HCCOUNTER)

HRCAP 计数寄存器(HCCOUNTER)具体描述如下：



图 4-303 HRCAP 计数寄存器

表 4-296 HRCAP 计数寄存器(HCCOUNTER)位域描述

位域	位名	类型	初始值	描述
15:0	COUNTER	R	0h	16-bit 捕获计数器 这个自由运行的计数器用于捕获上升沿和下降沿。该计数器在每个HCCAPCLK循环中递增。当计数器达到0x FFFF时，它会在下一个循环中溢出为0x0000，并产生COUNTEROVF中断。 在每个上升沿和下降沿事件上，计数器都被重置为0x0000。 通过系统复位或设置HCCTL[SOFTRESET]为也可以将计数器重置为0x0000。 **注意：**因为计数器采用HCCAPCLK时钟，可以异步到SYSCLK时钟，除非HRCAP模块的时钟被禁用(HRCAPxENCLK=0)，否则不应执行CPU读取此寄存器。

4.11.2.6 HRCAP上升沿捕获计数寄存器0(HCCAPCNTRISE0)

HRCAP 上升沿捕获计数寄存器 0(HCCAPCNTRISE0)具体描述如下：



图 4-304 HRCAP 上升沿捕获计数寄存器 0

表 4-297 HRCAP 上升沿捕获计数寄存器 0(HCCAPCNTRISE0)位域描述

15:0	HCCAPCNTRISE0	R	0h	上升沿捕获计数寄存器0。 当检测到上升沿事件时，此寄存器捕获16-bit HRCOUNTER的值。

4.11.2.7 HRCAP上升沿捕获计数寄存器1(HCCAPCNTRISE1)

HRCAP 上升沿捕获计数寄存器 1(HCCAPCNTRISE1)具体描述如下：



图 4-305 HRCAP 上升沿捕获计数寄存器 1

表 4-298 HRCAP 上升沿捕获计数寄存器 1(HCCAPCNTRISE1)位域描述

15:0	HCCAPCNTRISE1	R	0h	上升沿捕获计数寄存器1。 在上升沿输入事件中，寄存器HCCAPCNTRISE0中的值被复制到寄存器HCCAPCNTRISE1中，然后HCCOUNTER中的值被捕获到寄存器HCCAPCNTRISE0中。

4.11.2.8 HRCAP下降沿捕获计数寄存器0(HCCAPCNTFALL0)

HRCAP 下降沿捕获计数寄存器 0(HCCAPCNTFALL0)具体描述如下：



图 4-306 HRCAP 下降沿捕获计数寄存器 0

表 4-299 HRCAP 下降沿捕获计数寄存器 0(HCCAPCNTFALL0)位域描述

15:0	HCCAPCNTFALL0	R	0h	下降沿捕获计数寄存器0。 当检测到下降沿事件时，此寄存器捕获16-bit HRCOUNTER的值。

4.11.2.9 HRCAP下降沿捕获计数寄存器1(HCCAPCNTFALL1)

HRCAP 下降沿捕获计数寄存器 1(HCCAPCNTFALL1)具体描述如下：



图 4-307 HRCAP 下降沿捕获计数寄存器 1

表 4-300 HRCAP 下降沿捕获计数寄存器 1(HCCAPCNTFALL1)位域描述

15:0	HCCAPCNTFALL1	R	0h	下降沿捕获计数寄存器1。 在下降沿输入事件中，寄存器HCCAPCNTFALL0中的值被复制到寄存器HCCAPCNTFALL1中，然后HCCOUNTER中的值被捕获到寄存器HCCAPCNTFALL0中。

4.12 JTAG 端口

JTAG 端口减少到 5 个引脚 ($\overline{TRST}$，TCK，TDI，TMS，TDO)，TCK、TDI、TMS 和 TDO 引脚也是 GPIO 引脚。$\overline{TRST}$信号在图 4-308 中为引脚选择 JTAG 或者 GPIO 运行模式。在仿真/调试期间，这些引脚的 GPIO 功能并不可用。如果 GPIO38/TCK 引脚用于提供外部时钟，则应使用备用时钟源在仿真/调试期间为设备提供时钟，这是因为在仿真/调试时这个引脚将需要用于 TCK 功能。。

注

JTAG 引脚也可用作 GPIO 引脚。在电路板设计时应谨慎以确保连接到这些引脚的电路不会影响 JTAG 引脚功能的仿真能力。任一连接到这些引脚的电路不应防止仿真器驱动 JTAG 引脚（或由 JTAG 引脚驱动）进行成功的调试。



图 4-308 JTAG/GPIO 复用

4.13 GPIO MUX

本产品支持 13 个 GPIO 引脚，GPIO 控制和数据寄存器映射到外设帧 1，可以在寄存器上启用 32 位或者 16 位模式。

表 4-301 所示为 GPIO 寄存器映射。

注意：表格中寄存器包含了预留的寄存器，具体使用需根据本产品对应 GPIO 来使用。

表 4-301 GPIO 寄存器

名称	地址	大小（x16）	说明
GPIO 控制寄存器（受 EALLOW 保护）			
GPACTRL	0x6F80	2	GPIO A 控制寄存器 (GPIO0 至 31)
GPAQSEL1	0x6F82	2	GPIO A 限定器选择 1 寄存器 (GPIO0 至 15)
GPAQSEL2	0x6F84	2	GPIO A 限定器选择 2 寄存器 (GPIO16 至 31)
GPAMUX1	0x6F86	2	GPIO A MUX 1 寄存器（GPIO0 至 15）
GPAMUX2	0x6F88	2	GPIO A MUX 2 寄存器（GPIO16 至 31）
GPADIR	0x6F8A	2	GPIO A 方向寄存器 (GPIO0 至 31)
GPAPUD	0x6F8C	2	GPIO A 上拉电阻器禁用寄存器 (GPIO0 至 GPIO31)
GPBCTRL	0x6F90	2	GPIO B 控制寄存器 (GPIO32 至 44)
GPBQSEL1	0x6F92	2	GPIO B 限定器选择 1 寄存器 (GPIO32 至 44)
GPBMUX1	0x6F96	2	GPIO B MUX 1 寄存器 (GPIO32 至 44)
GPBDIR	0x6F9A	2	GPIO B 方向寄存器 (GPIO32 至 44)
GPBPUD	0x6F9C	2	GPIO B 上拉电阻器禁用寄存器 (GPIO38 至 44)
AIOMUX1	0x6FB6	2	模拟，I/O 复用 1 寄存器（AIO0 至 AIO15）
AIODIR	0x6FBA	2	模拟，I/O 方向寄存器（AIO0 至 AIO15）
GPIO 数据寄存器（不受 EALLOW 保护）			
GPADAT	0x6FC0	2	GPIO A 数据寄存器（GPIO0 至 31）
GPASET	0x6FC2	2	GPIO A 数据设定寄存器（GPIO0 至 31）
GPACLEAR	0x6FC4	2	GPIO A 数据清除寄存器（GPIO0 至 31）
GPATOGGLE	0x6FC6	2	GPIO A 数据取反寄存器（GPIO0 至 31）
GPBDAT	0x6FC8	2	GPIO B 数据寄存器 (GPIO32 至 44)
GPBSET	0x6FCA	2	GPIO B 数据设定寄存器（GPIO32 至 44
GPBCLEAR	0x6FCC	2	GPIO B 数据清除寄存器（GPIO32 至 44
GPBTOGGLE	0x6FCE	2	GPIO B 数据取反寄存器（GPIO32 至 44)
AIODAT	0x6FD8	2	模拟 I/O 数据寄存器（AIO0 至 AIO15）
AIOSET	0x6FDA	2	模拟 I/O 数据设定寄存器（AIO0 至 AIO15）
AIOCLEAR	0x6FDC	2	模拟 I/O 数据清除寄存器（AIO0 至 AIO15）
AIOTOGGLE	0x6FDE	2	模拟 I/O 数据取反寄存器（AIO0 至 AIO15）
GPIO 中断和低功耗模式选择寄存器（受 EALLOW 保护）			
GPIOXINT1SEL	0x6FE0	1	XINT1 GPIO 输入选择寄存器 (GPIO0 至 31)
GPIOXINT2SEL	0x6FE1	1	XINT2 GPIO 输入选择寄存器 (GPIO0 至 GPIO31)
GPIOXINT3SEL	0x6FE2	1	XINT3 GPIO 输入选择寄存器 (GPIO0 至 GPIO31)
GPIOLPMSEL	0x6FE8	2	LPM GPIO 选择寄存器 (GPIO0 至 GPIO31)

注

(1) 从写入 GPxMUXn/AIOMUXn 和 GPxQSELn 寄存器到动作有效有两个 SYSCLKOUT 周期的延迟。

(2) GPIO 数量具体以实际型号为准。

表 4-302 CAN 和 CANFD MUX

702B 寄存器（受 EALLOW 保护）							
bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8
Reserved							
R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
canfd_gpio_mux				ecan_gpio_mux			
W/R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0	W/R-0

Bit	字段	描述
15-8	Reserved	保留位，**禁止操作**
7-4	canfd_gpio_mux	canfd 引脚选择 1010：GPIO28 为 rxd，GPIO 29 为 txd 0101：GPIO 0 为 rxd，GPIO 32 为 txd 其他：无效
3-0	ecan_gpio_mux	ecan 引脚选择 0101：GPIO 0 为 rxd，GPIO 32 为 txd 其他：无效

注意:

(1) CANFD

CANFD 功能在 GPIO0/32 上优先级低于 CAN 功能。需设置 702B 寄存器 7~4 位为 0101，且 702B 寄存器 3~0 位不能为 0101。上拉使能为 GPAPUD[0]和 GPBPUD[0]。

(2) ECAN

ECAN 功能复用在 GPIO0/32 上优先级最高。需配置 702B 寄存器 3~0 位为 0101。上拉使能为 GPAPUD[0]和 GPBPUD[0]。

表 4-303 GPIOA MUX (1)(2)

	复位时默认值 主 I/O 功能	外设选择 1	外设选择 2	外设选择 3
GPAMUX1 寄存器位	**(GPAMUX1 位 = 00)**	**(GPAMUX1 位 = 01)**	**(GPAMUX1 位 = 10)**	**(GPAMUX1 位 = 11)**
1-0	GPIO0	EPWM1A (O)	保留	保留
3-2	GPIO1	EPWM1B (O)	保留	COMP1OUT (O)
5-4	GPIO2	EPWM2A (O)	保留	保留
7-6	GPIO3	EPWM2B (O)	SPISOMIA (I/O)	COMP2OUT (O)
9-8	GPIO4	EPWM3A (O)	保留	保留
11-10	GPIO5	EPWM3B (O)	SPISIMOA (I/O)	ECAP1 (I/O)
13-12	GPIO6	EPWM4A (O)	EPWMSYNCI (I)	EPWMSYNCO (O)
15-14	GPIO7	EPWM4B (O)	SCIRXDA (I)	保留
17-16	GPIO8	EPWM5A (O)	保留	$\overline{\text{ADCSOCAO}}$ (O)
19-18	GPIO9	EPWM5B (O)	LINTXA (O)	HRCAP1 (I)
21-20	保留	保留	保留	保留
23-22	保留	保留	保留	保留
25-24	GPIO12	$\overline{\text{TZ1}}$ (I)	SCITXDA (O)	SPISIMOB (I/O)
27-26	GPIO13	$\overline{\text{TZ2}}$ (I)	保留	SPISOMIB (I/O)
29-28	GPIO14	$\overline{\text{TZ3}}$ (I)	LINTXA (O)	SPICLKB (I/O)
31-30	GPIO15	$\overline{\text{TZ1}}$ (I)	LINRXA (I)	$\overline{\text{SPISTEB}}$ (I/O)
GPAMUX2 寄存器位	**(GPAMUX2 位 = 00)**	**(GPAMUX2 位 = 01)**	**(GPAMUX2 位 = 10)**	**(GPAMUX2 位 = 11)**
1-0	GPIO16	SPISIMOA (I/O)	保留	$\overline{\text{TZ2}}$ (I)
3-2	GPIO17	SPISOMIA (I/O)	保留	$\overline{\text{TZ3}}$ (I)
5-4	GPIO18	SPICLKA (I/O)	LINTXA (O)	XCLKOUT (O)
7-6	GPIO19	$\overline{\text{SPISTEA}}$ (I/O)	LINRXA (I)	ECAP1 (I/O)
9-8	保留	保留	保留	保留
11-10	保留	保留	保留	保留
13-12	保留	保留	保留	保留
15-14	保留	保留	保留	保留
17-16	保留	保留	保留	保留
19-18	保留	保留	保留	保留
21-20	保留	保留	保留	保留
23-22	保留	保留	保留	保留
25-24	GPIO28	SCIRXDA (I)	SDAA (I/OD)	$\overline{\text{TZ2}}$ (I)
27-26	GPIO29	SCITXDA (O)	SCLA (I/OD)	$\overline{\text{TZ3}}$ (I)
29-28	保留	CANRXA (I)	保留	保留
31-30	保留	CANTXA (O)	保留	保留

(1) “保留”，未开放使用。

(2) I = 输入，O = 输出，OD = 开漏。

表 4-304 GPIOB MUX (1)

	复位时默认 主 I/O 功能	外设选择 1	外设选择 2	外设选择 3
外设选择 4	(GPBMUX1 位 = 00)	(GPBMUX1 位 = 01)	(GPBMUX1 位 = 10)	(GPBMUX1 位 = 11)
1-0	GPIO32	SDAA (I/OD)	EPWMSYNCI (I)	$\overline{\text{ADCSOCAO}}$ (O)
3-2	保留	SCLA (I/OD)	EPWMSYNCO (O)	$\overline{\text{ADCSOCBO}}$ (O)
5-4	GPIO34	COMP2OUT (O)	保留	COMP3OUT (O)
7-6	GPIO35 (TDI)	保留	保留	保留
9-8	GPIO36 (TMS)	保留	保留	保留
11-10	GPIO37 (TDO)	保留	保留	保留
13-12	GPIO38	保留	保留	保留
15-14	保留	保留	被留	保留
17-16	保留	保留	被留	保留
19-18	保留	保留	被留	被保留
21-20	保留	保留	被留	保留
23-22	保留	保留	保留	保留
25-24	保留	保留	保留	保留
27-26	保留	保留	保留	保留
29-28	保留	保留	保留	保留
31-30	保留	保留	保留	保留

(1) I = 输入，O = 输出，OD = 开漏。

表 4-305 模拟 MUX (1)

		复位时默认
	AIOx 和 外设选择 1	外设选择 2 和 外设选择 3
AIOMUX1 寄存器位	AIOMUX1 位 = 0,x	AIOMUX1 位 = 1,x
1-0	ADCINA0 (I)	ADCINA0 (I)
3-2	ADCINA1(I)	ADCINA1(I)
5-4	AI2 (I)	ADCINA2 (I)，COMP1A (I)
7-6	ADCINA3(I)	ADCINA3(I)
9-8	AI4 (I)	ADCINA4 (I)，COMP2A(I)
11-10	ADCINA5(2)(I)	ADCINA5(I)
13-12	AI6 (I)	ADCINA6 (I)，COMP3A (I)
15-14	ADCINA7(I)	ADCINA7(I)
17-16	ADCINB0 (I)	ADCINB0 (I)
19-18	ADCINB1(I)	ADCINB1(I)
21-20	AI10 (I)	ADCINB2 (I)，COMP1B (I)
23-22	ADCINB3(I)	ADCINB3(I)
25-24	AI12 (I)	ADCINB4 (I)，COMP2B(I)
27-26	ADCINB5(2)(I)	ADCINB5 (I)
29-28	AI14 (I)	ADCINB6 (I)，COMP3B (I)
31-30	保留	保留

(1) I = 输入，O = 输出。

通过配置 GPxQSEL1/2 寄存器，用户可为每个 GPIO 引脚选择输入限定的类型：

- 仅同步至 SYSCLKOUT (GPxQSEL1/2=0,0)：这是复位时所有 GPIO 引脚的默认模式，它只会将输入信号同步至系统时钟 (SYSCLKOUT)。

- 使用采样窗口的限定条件（GPxQSEL1/2=0，1 和 1，0）：在该模式下，输入信号在与系统时钟(SYSCLKOUT)同步后，通过指定的周期数进行限定，然后才允许输入发生变化。
- 采样周期由 GPxCTRL 寄存器内的 QUALPRD 位所指定，对一组 8 个信号进行配置。采样周期指定用于采样输入信号的 SYSCLKOUT 周期的倍数。一个采样窗口可包含 3 次或 6 次采样，并且只有当所有采样与图 4-92（对于 6 次采样）中所显示的一样时（全 0 或者全 1），输出才会改变。
- 无同步 (GPxQSEL1/2=1，1)：此模式用于无需同步的外设（同步不在外设内执行）。

由于器件上所要求的多级复用，有可能会出现一个外设输入信号被映射到多个 GPIO 引脚的情况。此外，当一个输入信号未被选择时，输入信号将默认为 0 或 1 状态，具体取决于外设。



A. “x”代表端口 A 或 B。例如，GPxDIR 是指 GPADIR 和 GPBDIR 寄存器，这取决于所选择的特定 GPIO 引脚。

B. GPxDAT 锁定/读取访问存储器同一位置。

C. 这是一个常用的 GPIO MUX 框图。并非所有选项都可用于所有 GPIO 引脚。

图 4-309 GPIO 复用

4.13.1 GPIO 输出时序

表 4-306 通用输出开关特性

在推荐的运行条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{r(GPO)}$GPIO 从低电平切换至高电平的上升时间	所有 GPIO		13 (1)	ns
$t_{f(GPO)}$ GPIO 从高电平切换至低电平的下降时间	所有 GPIO		13 (1)	ns
$t_{f(GPO)}$切换频率			15	MHz

(1) 上升时间和下降时间随着 I/O 引脚上的电气负载而变化。给出的值适用于 I/O 引脚上的 40pF 负载。



图 4-310 通用输出时序

4.13.2 GPIO 输入时序

表 4-307 通用输入时序要求

		最小值	最大值	单位
$t_{w(SP)}$ 采样周期	QUALPRD=0	$1t_{c(SCO)}$		周期
	QUALPRD≠0	$2t_{c(SCO)}$*QUALPRD		周期
$t_{w(IQSW)}$ 输入限定器采样窗口		$t_{w(SP)}$*(n(1)-1)		周期
$t_{w(GPI)}$(2) GPIO 低电平/高电平脉冲持续时间	同步模式	$2t_{c(SCO)}$		周期
	有输入限定器	$t_{w(IQSW)}$ + $t_{w(SP)}$ + $1t_{c(SCO)}$		周期

(1) "n" 代表由 GPxQSELn 寄存器定义的限定采样数量。

(2) 对于 $t_{w(GPI)}$，低电平有效信号的脉宽在 V_{IL} 至 V_{IL} 之间进行测量，而对于高电平有效信号脉宽在 V_{IH} 至 V_{IH} 之间进行测量。



A. 输入限定器将忽略该毛刺脉冲。QUALPRD 位字段指定了限定采样周期，值可在 0x00 至 0xFF 间变化。如果 QUALPRD=00，则采样周期为 1 个 SYSCLKOUT 周期。对于任何其它的 "n" 值，限定采样周期为 2n SYSCLKOUT 周期（即每 2n SYSCLKOUT 周期对 GPIO 引脚进行采样）。

B. 通过 GPxCTRL 寄存器选择的限定周期应用于一组 8 个 GPIO 引脚上。

C. 此限定块可取 3 个或 6 个采样。由 GPxQSELn 寄存器选择使用的采样模式。

D. 在所示的示例中，为了使限定器检测到变化，输入应该在 10 个 SYSCLKOUT 周期或者更长的时间内保持稳定。换而言之，输入应该在 (5 x QUALPRD x 2) SYSCLKOUT 周期内保持稳定。这将确保出现 5 个采样周期用于检测。由于外部时钟是异步驱动的，13 个 SYSCLKOUT 宽的脉冲可确保可靠识别。

图 4-311 采样模式

4.13.3 输入信号的采样窗口宽度

以下内容总结了：各种输入限定器配置下，输入信号的采样窗口宽度。

采样频率是指相对于SYSCLKOUT的信号采样频率。

如果 QUALPRD≠0，采样频率 = SYSCLKOUT/(2*QUALPRD)

如果 QUALPRD=0，采样频率 = SYSCLKOUT

如果 QUALPRD≠0，采样周期 = SYSCLKOUT 周期 x 2 x QUALPRD

在上面的等式中，SYSCLKOUT 周期是指 SYSCLKOUT 的周期。

如果 QUALPRD=0，采样周期 = SYSCLKOUT 周期

在一个指定的采样窗口中，取输入信号的 3 个或者 6 个采样以确定信号的有效性，这个值由写入到GPxQSELn 寄存器的值确定。

例 1：

使用 3 个采样的限定

如果 QUALPRD≠0，采样窗口宽度 = （SYSCLKOUT 周期 x 2 x QUALPRD）x 2

如果 QUALPRD=0，采样窗口宽度 = （SYSCLKOUT 周期）x 2

情况2：

使用 6 个采样的限定

如果 QUALPRD≠0，采样窗口宽度 = （SYSCLKOUT 周期 x 2 x QUALPRD）x 5

如果QUALPRD=0，采样窗口宽度 = （SYSCLKOUT 周期） x 5



图 4-312 通用输入时序



图 4-313 带有内部上拉的 GPIO 引脚的输入电阻模型

4.13.4 低功耗唤醒时序

表 4-308 所示为时序要求，表 4-308 所示为开关特性，图 4-314 所示为 IDEL 模式下的时序图。

表 4-308 IDLE 模式时序要求

		最小值	典型值	最大值	单位
$t_{w(WAKE-INT)}$ 脉冲持续时间，外部唤醒信号的时间	无输入限定器	$2t_{c(SCO)}$			周期
	有输入限定器	$5t_{c(SCO)}+t_{w(IQSW)}$			

表 4-309 IDLE 模式开关特性

参数		测试条件	最小值	典型值	最大值	单位
$t_{d(WAKE-IDLE)}$	延迟时间，外部唤醒信号到程序执行重新开始的时间(2)					周期
	• 从 Flash 唤醒 – Flash 处于激活状态	无输入限定器			$20t_{c(SCO)}$	周期
		有输入限定器			$20t_{c(SCO)}+ t_{w(IQSW)}$	
	• 从 Flash 唤醒 – Flash 处于休眠状态	无输入限定器			$1050t_{c(SCO)}$	周期
		有输入限定器			$1050t_{c(SCO)}+ t_{w(IQSW)}$	
	• 从 SARAM 中唤醒	无输入限定器			$20t_{c(SCO)}$	周期
		有输入限定器			$20t_{c(SCO)}+ t_{w(IQSW)}$	

(1) 该时间是在IDLE 指令之后立即开始指令执行的时间。一个ISR（由唤醒触发）信号的执行会涉及额外的延迟。



A. WAKE INT可以是任一启用的中断，$\overline{\text{WDINT}}$ 或者$\overline{\text{XRS}}$ 。执行IDLE 指令后，在唤醒信号生效前需要 5 个 OSCCLK周期（最小值）的延迟。

B. 从执行将器件置于低功耗模式 (LPM) 的 IDLE 指令开始，在至少 4 个 OSCCLK 周期之前，不应启动唤醒。

图 4-314 进入和退出 IDLE 模式的时序

表 4-310 STANDBY 模式时序要求

		最小值	典型值	最大值	单位
$t_{w(WAKE-INT)}$ 脉冲持续时间，外部唤醒信号的时间	无输入限定器	$3t_{c(OSCCLK)}$			周期
	有输入限定器(1)	(2 + QUALSTDBY) * $t_{c(OSCCLK)}$			

（1）QUALSTDBY 是 LPMCR0 寄存器内的 6 位字段。

表 4-311 STANDBY 模式开关特性

参数		测试条件	最小值	典型值	最大值	单位
$t_{d(IDLE-XCOL)}$	延迟时间，IDLE 指令执行至 XCLKOUT 为低电平的时间		$32t_{c(SCO)}$		$45t_{c(SCO)}$	周期
$t_{d(WAKE-STBY)}$	延迟时间，外部唤醒信号到程序执行重新开始的时间(1)					周期
	• 从闪存唤醒 – 激活状态中的闪存模块	无输入限定器			$100t_{c(SCO)}$	周期
		有输入限定器			$100t_{c(SCO)}+t_{w(WAKE-INT)}$	
	•从闪存唤醒 – 睡眠状态中的闪存模块	无输入限定器			$1125t_{c(SCO)}$	周期
		有输入限定器			$1125t_{c(SCO)}+t_{w(WAKE-INT)}$	
	• 从 SARAM 中唤醒	无输入限定器			$100t_{c(SCO)}$	周期
		有输入限定器			$100t_{c(SCO)}+t_{w(WAKE-INT)}$	

(1) 这个时间是在 IDLE 指令之后立即开始指令执行的时间。一个 ISR（由唤醒触发）信号的执行会涉及额外的延迟。



A. 器件执行IDLE 指令进入STANDBY模式。

B. PLL响应STANDBY 信号。SYSCLKOUT在关闭之前保持输出如下所示的周期数:

•当DIVSEL=00 或11 时，16 个周期

•当DIVSEL=10 时，32 个周期

• 当DIVSEL=11 时，64 个周期

此延迟使得CPU 流水线和其它等待的操作被适当清空。

C. 到外设的时钟被关闭。然而，PLL 和看门狗并未关闭。此器件现在处于STANDBY 模式。IDLE 指令被执行后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最小值）的延迟。

D.外部唤醒信号被驱动为有效。

E. 提供给 GPIO 引脚的唤醒信号必须满足最小脉冲宽度要求。此外，该信号必须无毛刺脉冲。如果噪声信号被送到 GPIO 引脚，器件的唤醒状态将不确定，且在随后的唤醒脉冲中，也可能不会退出低功耗模式。

F. 在一个延迟周期内，退出STANDBY 模式。

G. 恢复正常执行。此器件将响应中断（如果被启用）。

H. 从将 的 执行 IDLE 指令，器件进入低功耗模式 (LPM)后，至少 4 个 OSCCLK 周期内，不应启动唤醒。

图 4-315 进入和退出 STANDBY 模式的时序

表 4-312 HALT 模式时序要求

	最小值	典型值	最大值	单位
$t_{w(WAKE-GPIO)}$ GPIO 唤醒脉冲持续时间	$t_{oscst}+2t_{c(OSCCLK)}$			周期
$t_{w(WAKE-XRS)}$ $\overline{XRS}$ 唤醒脉冲持续时间	$\mathbf{t_{oscst}+8t_{c(OSCCLK)}}$			周期

表 4-313 HALT 模式开关特性

参数		最小值	典型值	最大值	单位
$t_{d(IDLE-XCOL)}$	延迟时间，执行 IDLE 指令至 XCLKOUT 为低电平	$32t_{c(SCO)}$		$45t_{c(SCO)}$	周期
t_p	PLL 锁定时间			1	ms
$t_{d(WAKE-HALT)}$	延迟时间，PLL 锁存到程序恢复执行 • 从闪存唤醒 –处于睡眠状态的闪存模块			$1125t_{c(SCO)}$	周期
	• 从 SARAM 中唤醒			$35t_{c(SCO)}$	周期



A. 执行IDLE指令进入HALT模式。

B. PLL 响应 HALT 信号。在关闭振荡器且停止内核输入时钟 CLKIN 之前，SYSCLKOUT 保持输出如下所示的周期数：

- 当 DIVSEL=00 或 11 时，16 周期
- 当 DIVSEL=10 时，32 个周期
- 当 DIVSEL=11 时，64 个周期

该延迟使得 CPU 流水线和其它等待的操作被适当清空。

C. 关闭外设时钟和PLL。如果使用石英晶体或者陶瓷谐振器作为时钟源，内部振荡器也会关闭。器件现处于 HALT 模式，绝对是最小功耗。可在 HALT 模式下保持零引脚内部振荡器（INTOSC1 和 INTOSC2）以及看门狗处于活动状态。可通过对 CLKCTL 寄存器中的适当位进行写入操作来实现此功能。执行IDLE 指令后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最小值）的延迟。

D. 当 GPIOn 引脚（用于使器件退出 HALT 模式）驱动为低电平时，振荡器打开且振荡器唤醒序列启动。只有当振荡器稳定后，GPIO引脚才应被驱动为高电平。这使得可在 PLL 锁序列期间提供一个干净的时钟信号。 由于 GPIO 引脚的下降边沿异步开始唤醒序列，请注意在进入和处于 HALT 模式期间保持低噪声环境。

E. 提供给 GPIO 引脚的唤醒信号必须满足最小脉冲宽度的要求。此外，该信号必须无毛刺脉冲。如果噪声信号被送到 GPIO 引脚，器件的唤醒行为将不确定，并且在随后的唤醒脉冲中，也可能不会退出低功耗模式。

F. 一旦振荡器稳定，PLL 锁定序列启动耗时 1ms。

G. 当输入内核的 CLKIN 启用时，设备将在延迟后响应中断（如果启用），现在退出 HALT 模式。

H. 恢复正常运行。

I. 执行 IDLE 指令，器件进入低功耗模式 (LPM) 后，至少 4 个 OSCCLK 周期内，不应启动唤醒。

图 4-316 使用 GPIOn 唤醒 HALT 模式

4.13.5 GPIO寄存器

4.13.5.1 GPIO A控制寄存器



图 4-317 GPIO A 控制寄存器

表 4-314 GPIO A 控制寄存器位域描述

位域	位名	类型	初始值	描述
31:24	QUALPRD3	R/W	0h	GPIO29～GPIO24指定采样周期数。 0x00：不滤波，即只是同步到SYSCLKOUT信号。 0x01：采样周期=2个SYSCLKOUT周期。 0x02：采样周期=4个SYSCLKOUT周期。 … 0xFF：采样周期=510个SYSCLKOUT周期。
23:16	QUALPRD2	R/W	0h	GPIO16～GPIO23指定采样周期数。 0x00：不滤波，即只是同步到SYSCLKOUT信号。 0x01：采样周期=2个SYSCLKOUT周期。 0x02：采样周期=4个SYSCLKOUT周期。 … 0xFF：采样周期=510个SYSCLKOUT周期。
15:8	QUALPRD1	R/W	0h	GPIO8～GPIO15指定采样周期数。 0x00：不滤波，即只是同步到SYSCLKOUT信号。 0x01：采样周期=2个SYSCLKOUT周期。 0x02：采样周期=4个SYSCLKOUT周期。 … 0xFF：采样周期=510个SYSCLKOUT周期。
7:0	QUALPRD0	R/W	0h	GPIO0～GPIO7指定采样周期数。 0x00：不滤波，即只是同步到SYSCLKOUT信号。 0x01：采样周期=2个SYSCLKOUT周期。 0x02：采样周期=4个SYSCLKOUT周期。 … 0xFF：采样周期=510个SYSCLKOUT周期。

4.13.5.2 GPIO A限定器选择1寄存器



图 4-318 GPIO A 限定器选择 1 寄存器

表 4-315 GPIO A 限定器选择 1 寄存器位域描述

位域	位名	类型	初始值	描述
31:0	GPIO15-GPIO0	R/W	0h	为GPIO0至GPIO15选择输入限定类型。每个GPIO输入由两个位控制。 00：仅与SYSCLKOUT同步。外设和GPIO引脚均有效。 01：使用3个采样点进行限定。对配置为GPIO或外设功能的引脚有

				效。采样间隔时间在GPACTRL寄存器中指定。 10：使用6个采样点进行限定。对于配置为GPIO或外设功能的引脚有效。采样间隔时间在GPACTRL寄存器中指定。 11：异步。(无同步或限定）。该选项仅适用于配置为外设的引脚。 如果引脚配置为GPIO输入，则该选项与00一致或同步至SYSCLKOUT。

4.13.5.3 GPIO A限定器选择2寄存器

31 30	29 28	27 26	25 24	23 22	21 20	19 18	17 16
Reserved	Reserved	GPIO29	GPIO28	Reserved	Reserved	Reserved	Reserved
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15 14	13 12	11 10	9 8	7 6	5 4	3 2	1 0
Reserved	Reserved	Reserved	Reserved	GPIO19	GPIO18	GPIO17	GPIO16
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-319 GPIO A 限定器选择 2 寄存器

表 4-316 GPIO A 限定器选择 2 寄存器位域描述

位域	位名	类型	初始值	描述
31:28	Reserved	R/W	0h	保留位
27:0	GPIO16-GPIO29	R/W	0h	为GPIO16至GPIO29选择输入限定类型。每个GPIO输入由两个位控制。 00：仅与SYSCLKOUT同步。外设和GPIO引脚均有效。 01：使用3个采样点进行限定。对配置为GPIO或外设功能的引脚有效。采样间隔时间在GPACTRL寄存器中指定。 10：使用6个采样点进行限定。对于配置为GPIO或外设功能的引脚有效。采样间隔时间在GPACTRL寄存器中指定。 11：异步。(无同步或限定）。该选项仅适用于配置为外设的引脚。 如果引脚配置为GPIO输入，则该选项与00一致或同步至SYSCLKOUT。

4.13.5.4 GPIO A MUX1寄存器

31 30	29 28	27 26	25 24	23 22	21 20	19 18	17 16
GPIO15	GPIO14	GPIO13	GPIO12	Reserved	Reserved	GPIO9	GPIO8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15 14	13 12	11 10	9 8	7 6	5 4	3 2	1 0
GPIO7	GPIO6	GPIO5	GPIO4	GPIO3	GPIO2	GPIO1	GPIO0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-320 GPIO A MUX1 寄存器

表 4-317 GPIO A MUX1 寄存器位域描述

位域	位名	类型	初始值	描述
31:30	GPIO15	R/W	0h	将GPIO15引脚配置为： 00：GPIO15-通用输入/输出15（默认）（I/O）。 01：TZ1-外部触发输入（I）。该选项的引脚功能取决于GPADIR寄存器中选择的方向。如果引脚配置为输入，则选择TZ1功能。 10：LINRXA-LINA接收（I）。 11：SPISTEB-SPI-B从机发送使能。
29:28	GPIO14	R/W	0h	将GPIO14引脚配置为： 00：GPIO14-通用I/O14（默认）（I/O）。 01：TZ3-外部触发输入。 10：LINTXA-LINA发送（O）。 11：SPICLKB-SPI-B时钟。

				该选项保留给没有SPI-B端口的设备。
27:26	GPIO13	R/W	0h	将GPIO13引脚配置为： 00：GPIO13-通用I/O13（默认）（I/O）。 01：TZ2-外部触发输入（I）。 10：保留。 11：SPISOMIB(I/O)-SPI-B从机输出/主机输入。 此选项保留给没有SPI-B端口的设备。
25:24	GPIO12	R/W	0h	将GPIO12引脚配置为： 00：GPIO12-通用I/O12（默认）（I/O）。 01：TZ1-外部触发输入（I）。 10：SCITXDA-SCI-A发送（O）。 11：SPISIMOB(I/O)-SPI-B从机输入/主机输出。 该选项在没有SPI-B端口的设备上保留。
23:20	Reserved	R/W	0h	保留位。
19:18	GPIO9	R/W	0h	将GPIO9引脚配置为： 00：GPIO9-通用I/O9（默认）（I/O）。 01：EPWM5B-ePWM5输出B。 10：LINTXA-LIN-A发送（O）。 11：HRCAP1。
17:16	GPIO8	R/W	0h	将GPIO8引脚配置为： 00：GPIO8-通用I/O8（默认）（I/O）。 01：EPWM5A-ePWM5输出A(O)。 10：保留。 11：ADCSOCAO-ADC转换开始A。
15:14	GPIO7	R/W	0h	将GPIO7引脚配置为： 00：GPIO7-通用I/O7（默认）（I/O）。 01：EPWM4B-ePWM4输出B(O)。 10：SCIRXDA(I)-SCI-A接收(I)。 11：保留。
13:12	GPIO6	R/W	0h	将GPIO6引脚配置为： 00：GPIO6-通用I/O6（默认值）。 01：EPWM4A-ePWM4输出A(O)。 10：EPWMSYNCI-ePWM同步输入（I）。 11：EPWMSYNCO-ePWM同步输出（O）。
11:10	GPIO5	R/W	0h	将GPIO5引脚配置为： 00：GPIO5-通用I/O5（默认）（I/O）。 01：EPWM3B-ePWM3输出B。 10：SPISIMOA(I/O)-SPI-A从站输入/主站输出。 11：ECAP1-eCAP1（I/O）。
9:8	GPIO4	R/W	0h	将GPIO4引脚配置为： 00：GPIO4-通用I/O4（默认）（I/O）。 01：EPWM3A-ePWM3输出A(O)。 10：保留。 11：保留。
7:6	GPIO3	R/W	0h	将GPIO3引脚配置为： 00：GPIO3-通用I/O3（默认）（I/O）。 01：EPWM2B-ePWM2输出B(O)。 10：SPISOMIA(I/O)-SPI-A从站输出/主站输入。 11：COMP2OUT(O)-比较器2输出。
5:4	GPIO2	R/W	0h	将GPIO2引脚配置为： 00：GPIO2(I/O)通用I/O2（默认）(I/O)。 01：EPWM2A-ePWM2输出A(O)。 10：保留。 11：保留。
3:2	GPIO1	R/W	0h	将GPIO1引脚配置为： 00：GPIO1-通用I/O1（默认）（I/O）。 01：EPWM1B-ePWM1输出B(O)。 10：保留。 11：COMP1OUT(O)-比较器1输出。
1:0	GPIO0	R/W	0h	将GPIO0引脚配置为： 00：GPIO0-通用I/O0（默认）（I/O）。 01：EPWM1A-ePWM1输出A(O)。 10：保留。 11：保留。

4.13.5.5 GPIO A MUX2寄存器

31 30	29 28	27 26	25 24	23 22	21 20	19 18	17 16
Reserved	Reserved	GPIO29	GPIO28	Reserved	Reserved	Reserved	Reserved
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15 14	13 12	11 10	9 8	7 6	5 4	3 2	1 0
Reserved	Reserved	Reserved	Reserved	GPIO19	GPIO18	GPIO17	GPIO16
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-321 GPIO A MUX2 寄存器

表 4-318 GPIO A MUX2 寄存器位域描述

位域	位名	类型	初始值	描述
31:28	Reserved	R/W	0h	保留
27:26	GPIO29	R/W	0h	将GPIO29引脚配置为 00：GPIO29(I/O)通用I/O29（默认）(I/O)。 01：SCITXDA-SCI-A发送。(O) 10：SCLA-I2C时钟开漏双向端口（I/O）。 11：TZ3-外部触发输入（I）。
25:24	GPIO28	R/W	0h	将GPIO28引脚配置为 00：GPIO28(I/O)通用I/O28（默认）(I/O)。 01：SCIRXDA-SCI-A接收（I）。 10：SDAA-I2C数据开漏双向端口（I/O）。 11：TZ2-外部触发输入（I）。
23:8	Reserved	R/W	0h	保留
7:6	GPIO19	R/W	0h	将GPIO19引脚配置为 00：GPIO19-通用I/O19（默认）（I/O）。 01：SPISTEA-SPI-A从站发送使能（I/O）。 10：LINRXA(I)-LINA接收(I)。 11：ECAP1-eCAP1（I/O）。
5:4	GPIO18	R/W	0h	将GPIO18引脚配置为 00：GPIO18-通用I/O18（默认）（I/O）。 01：SPICLKA-SPI-A时钟（I/O）。 10：LINTXA(O)-LINA发送(O)。 11：XCLKOUT(O)-外部时钟输出。
3:2	GPIO17	R/W	0h	将GPIO17引脚配置为。 00：GPIO17-通用I/O17（默认）（I/O）。 01：SPISOMIA-SPI-A从站输出/主站输入（I/O）。 10：保留。 11：TZ3-外部触发输入（I）。
1:0	GPIO16	R/W	0h	将GPIO16引脚配置为 00：GPIO16-通用I/O16（默认）（I/O）。 01：SPISIMOA-SPI-A从站输入，主站输出（I/O）。 10：保留。 11：TZ2-外部触发输入（I）。

4.13.5.6 GPIO A方向寄存器

31	30	29	28	27	26	25	24
Reserved	Reserved	GPIO29	GPIO28	Reserved	Reserved	Reserved	Reserved
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
23	22	21	20	19	18	17	16
Reserved	Reserved	Reserved	Reserved	GPIO19	GPIO18	GPIO17	GPIO16
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15	14	13	12	11	10	9	8
GPIO15	GPIO14	GPIO13	GPIO12	Reserved	Reserved	GPIO9	GPIO8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
GPIO7	GPIO6	GPIO5	GPIO4	GPIO3	GPIO2	GPIO1	GPIO0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-322 GPIO A 方向寄存器

表 4-319 GPIO A 方向寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	0h	当指定引脚在相应的GPAMUX1或GPAMUX2寄存器中配置为GPIO时，控制GPIO端口A引脚的方向。 0：将GPIO引脚配置为输入(默认值）。 1：将GPIO引脚配置为输出。 GPADAT输出锁存器中的当前值将被驱动到该引脚上。在将引脚从输入模式更改为输出模式之前，要初始化GPADAT锁存器，请使用GPASET、GPACLEAR和GPATOGGLE寄存器。

4.13.5.7 GPIO A上拉电阻器禁用寄存器

31	30	29	28	27	26	25	24
Reserved	Reserved	GPIO29	GPIO28	Reserved	Reserved	Reserved	Reserved
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
23	22	21	20	19	18	17	16
Reserved	Reserved	Reserved	Reserved	GPIO19	GPIO18	GPIO17	GPIO16
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15	14	13	12	11	10	9	8
GPIO15	GPIO14	GPIO13	GPIO12	Reserved	Reserved	GPIO9	GPIO8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-1h	R/W-1h	R/W-1h	R/W-1h
7	6	5	4	3	2	1	0
GPIO7	GPIO6	GPIO5	GPIO4	GPIO3	GPIO2	GPIO1	GPIO0
R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h

图 4-323 GPIO A 上拉电阻器禁用寄存器

表 4-320 GPIO A 上拉电阻器禁用寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	0h 1h	配置所选GPIO端口A引脚的内部上拉电阻器。每个GPIO引脚对应寄存器中的一个位。 0：在指定引脚上启用内部上拉。(GPIO12-GPIO29的默认值） 1：禁用指定引脚的内部上拉。(GPIO0-GPIO11的默认值）

4.13.5.8 GPIO B控制寄存器



图 4-324 GPIO B 控制寄存器

表 4-321 GPIO B 控制寄存器位域描述

位域	位名	类型	初始值	描述
31:8	Reserved	R/W	0h	保留位。
7:0	QUALPRD0	R/W	0h	GPIO32～GPIO39指定采样周期数。 0x00不滤波，即只是同步到SYSCLKOUT信号。 0x01采样周期=2个SYSCLKOUT周期。 0x02采样周期=4个SYSCLKOUT周期。 … 0xFF采样周期=510个SYSCLKOUT周期。

4.13.5.9 GPIO B限定器选择1寄存器



图 4-325 GPIO B 限定器选择 1 寄存器

表 4-322 GPIO B 限定器选择 1 寄存器位域描述

位域	位名	类型	初始值	描述
31:14	Reserved	R	0h	保留位。
13:0	GPIO38-GPIO32	R/W	0h	为GPIO32至GPIO38选择输入限定类型。每个GPIO输入由两个位控制。 00：仅与SYSCLKOUT同步。外设和GPIO引脚均有效。 01：使用3个采样点进行限定。对配置为GPIO或外设功能的引脚有效。采样间隔时间在GPACTRL寄存器中指定。 10：使用6个采样点进行限定。对于配置为GPIO或外设功能的引脚有效。采样间隔时间在GPACTRL寄存器中指定。 11：异步。(无同步或限定）。该选项仅适用于配置为外设的引脚。 如果引脚配置为GPIO输入，则该选项与00一致或同步至SYSCLKOUT。

4.13.5.10 GPIO B MUX1寄存器



图 4-326 GPIO B MUX1 寄存器

表 4-323 GPIO B MUX1 寄存器位域描述

位域	位名	类型	初始值	描述
31:14	Reserved	R	0h	保留位。
13:12	GPIO38(TCK)	R/W	0h	将该引脚配置为 00：GPIO38-通用I/O38（默认）如果TRST=1，则为该引脚选择JTAGTCK功能。该引脚还可用于从外部振荡器向内核提供时钟。 01：保留。 10或11：保留。
11:10	GPIO37(TDO)	R/W	0h	将该引脚配置为 00：GPIO37-通用I/O37（默认）如果TRST=1，则为该引脚选择JTAGTDO功能。 01：保留。 10或11：保留。
9:8	GPIO36(TMS)	R/W	0h	将该引脚配置为 00：GPIO36-通用I/O36（默认）如果TRST=1，则为该引脚选择JTAGTMS功能。 01：保留。 10或11：保留。
7:6	GPIO35(TDI)	R/W	0h	将该引脚配置为 00：GPIO35-通用I/O35（默认）如果TRST=1，则为该引脚选择JTAGTDI功能。 01：保留。 10或11：保留。
5:4	GPIO34	R/W	0h	将该引脚配置为 00：GPIO34-通用I/O34（默认值）。 01：COMP2OUT(O)-比较器2输出。 10：保留。 11：COMP3OUT(O)-比较器3输出。
3:2	GPIO33	R/W	0h	将该引脚配置为 00：GPIO33-通用I/O33（默认值）。 01：SCLA-I2C时钟开漏双向端口（I/O）。 10：EPWMSYNCO-外部ePWM同步脉冲输出（O）。 11：ADCSOCBO-ADC转换开始B（O）。
1:0	GPIO32	R/W	0h	将该引脚配置为 00：GPIO32-通用I/O32（默认值）。 01：SDAA-I2C数据开漏双向端口（I/O）。 10：EPWMSYNCI-外部ePWM同步脉冲输入（I）。 11：ADCSOCAO-ADC转换开始A(O)。

4.13.5.11 GPIO B方向寄存器

31	13	12	11	10	9	8
Reserved		Reserved	Reserved	Reserved	Reserved	Reserved
R-0h		R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

7	6	5	4	3	2	1	0
Reserved	GPIO38	GPIO37	GPIO36	GPIO35	GPIO34	GPIO33	GPIO32
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-327 GPIO B 方向寄存器

表 4-324 GPIO B 方向寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0h	保留位。
6-0	GPIO38-GPIO32	R/W	0h	选择GPIO模式时控制GPIO引脚的方向。读取寄存器会返回寄存器设置的当前值。 0：将GPIO引脚配置为输入。(默认值） 1：将GPIO引脚配置为输出。

4.13.5.12 GPIO B上拉电阻器禁用寄存器

15	14	13	12	11	10	9	8
Reserved			Reserved	Reserved	Reserved	Reserved	Reserved
R-0h			R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h
7	6	5	4	3	2	1	0
Reserved	GPIO38	GPIO37	GPIO36	GPIO35	GPIO34	GPIO33	GPIO32
R/W-1h	R/W-1h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-328 GPIO B 上拉电阻器禁用寄存器

表 4-325 GPIO B 上拉电阻器禁用寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0	保留位。
6-0	GPIO38-GPIO32	R/W	0h 1h	配置所选GPIO端口B引脚的内部上拉电阻器。每个GPIO引脚对应寄存器中的一个位。 0：在指定引脚上启用内部上拉。(GPIO32-GPIO37的默认值） 1：禁用指定引脚的内部上拉。(GPIO38的默认值）

4.13.5.13 模拟IO复用1寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	16
Reserved		AI14		Reserved		AI12		Reserved		AI10		Reserved	
R-0h		R/W-1,xh		R-0h		R/W-1,xh		R-0h		R/W-1,xh		R-0h	
15	14	13	12	11	10	9	8	7	6	5	4	3	0
Reserved		AI6		Reserved		AI4		Reserved		AI2		Reserved	
R-0h		R/W-1,xh		R-0h		R/W-1,xh		R-0h		R/W-1,xh		R-0h	

图 4-329 模拟 IO 复用 1 寄存器

表 4-326 模拟 IO 复用寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R	0h	保留位。
29:28	AI14	R/W	1，xh	00或01：启用AI14。 10或11：禁用AI14（默认值）。
27:26	Reserved	R	0h	保留位。
25:24	AI12	R/W	1，xh	00或01：启用AI12。 10或11：禁用AI12（默认值）。
23:22	Reserved	R	0h	保留位。
21:20	AI10	R/W	1，xh	00或01：启用AI10。 10或11：禁用AI10（默认值）。
19:16	Reserved	R	0h	保留位。
15:14	Reserved	R	0h	保留位。
13:12	AI6	R/W	1，xh	00或01：启用AI6。 10或11：禁用AI6（默认值）。
11:10	Reserved	R	0h	保留位。
9:8	AI4	R/W	1，xh	00或01：启用AI4。 10或11：禁用AI4（默认值）。
7:6	Reserved	R	0h	保留位。
5:4	AI2	R/W	1，xh	00或01：启用AI2。 10或11：禁用AI2（默认值）。
3:0	Reserved	R	0h	保留位。

4.13.5.14 模拟IO方向寄存器



图 4-330 模拟 IO 方向寄存器

表 4-327 模拟 IO 方向寄存器位域描述

位域	位名	类型	初始值	描述
31-15	Reserved	R	0h	保留位。
14-0	AIn	R/W	xh	当选择AIO模式时，控制可用AIO引脚的方向。读取寄存器会返回寄存器设置的当前值。 0：将AI引脚配置为输入。(默认值） 1：保留。

4.13.5.15 GPIO A数据寄存器



图 4-331 GPIO A 数据寄存器

表 4-328 GPIO A 数据寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	xh	每个位对应一个GPIO端口A引脚（GPIO0-GPIO29）。 0：读取0表示引脚当前为低电平状态，与引脚配置的模式无关。如果引脚在相应的GPAMUX1/2和GPADIR中配置为GPIO输出，写入0将强制输出0。否则，该值将被锁存，但不会用于驱动引脚。 1：读取1表示引脚当前状态为高电平，与引脚配置的模式无关。如果引脚在相应的GPAMUX1/2和GPADIR中配置为GPIO输出，则写入1将强制输出1。否则，该值将被锁存，但不会用于驱动该引脚。

4.13.5.16 GPIO A数据置位，清除，翻转寄存器

31	30	29	28	27	26	25	24
Reserved	Reserved	GPIO29	GPIO28	Reserved	Reserved	Reserved	Reserved
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
23	22	21	20	19	18	17	16
Reserved	Reserved	Reserved	Reserved	GPIO19	GPIO18	GPIO17	GPIO16
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
15	14	13	12	11	10	9	8
GPIO15	GPIO14	GPIO13	GPIO12	Reserved	Reserved	GPIO9	GPIO8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
GPIO7	GPIO6	GPIO5	GPIO4	GPIO3	GPIO2	GPIO1	GPIO0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

图 4-332 GPIO A 数据置位，清除，翻转寄存器

表 4-329 GPIO A 数据置位寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	0h	每个GPIO端口A引脚（GPIO0-GPIO29）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会将相应的输出数据锁存器置高。如果引脚配置为GPIO输出，则该引脚将被驱动为高电平。如果引脚未配置为GPIO输出，则锁存器将被设置为高电平，但引脚不会被驱动。

表 4-330 GPIO A 数据清除寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	0h	每个GPIO端口A引脚（GPIO0-GPIO29）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会将相应的输出数据锁存器置低。如果引脚配置为GPIO输出那么它将被驱动为低电平。如果引脚未配置为GPIO输出，则锁存器被清零，但引脚不会被驱动。

表 4-331 GPIO A 数据翻转寄存器位域描述

位域	位名	类型	初始值	描述
31:30	Reserved	R/W	0h	保留位
29-0	GPIO29-GPIO0	R/W	0h	每个GPIO端口A引脚（GPIO0-GPIO29）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会强制相应的输出数据锁存器从其当前状态值切换。如果引脚配置为GPIO输出则其驱动方向与其当前状态相反。如果引脚未配置为GPIO输出，则锁存器当前状态值被切换，但引脚不会被驱动。

4.13.5.17 GPIO B数据寄存器

15	13	12	11	10	9	8
Reserved		Reserved	Reserved	Reserved	Reserved	Reserved
R-0h		R/W-xh	R/W-xh	R/W-xh	R/W-xh	R/W-xh
7	6	5	4	3	2	1	0
Reserved	GPIO38	GPIO37	GPIO36	GPIO35	GPIO34	GPIO33	GPIO32
R/W-xh	R/W-xh	R/W-xh	R/W-xh	R/W-xh	R/W-xh	R/W-xh	R/W-xh

图 4-333 GPIO B 数据寄存器

表 4-332 GPIO B 数据寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0	保留位。
6-0	GPIO38-GPIO32	R/W	xh	每个位对应一个GPIO端口B引脚（GPIO32-GPIO38）。 0：读取0表示引脚当前为低电平状态，与引脚配置的模式无关。 如果引脚在相应的GPBMUX1和GPBDIR中配置为GPIO输出，写入0将强制输出0。否则，该值将被锁存，但不会用于驱动引脚。 1：读取1表示引脚当前状态为高电平，与引脚配置的模式无关。 如果在GPBMUX1和GPBDIR寄存器中将引脚配置为GPIO输出，则写入1将强制输出1。否则，该值将被锁存，但不会用于驱动引脚。

4.13.5.18 GPIO B数据置位，清除，翻转寄存器



图 4-334 GPIO B 数据置位，清除，翻转寄存器

表 4-333 GPIO B 置位数据寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0	保留位。
6-0	GPIO38-GPIO32	R/W	xh	每个GPIO端口B引脚（GPIO32-GPIO38）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会将相应的输出数据锁存器置高。如果引脚配置为GPIO输出，则该引脚将被驱动为高电平。如果引脚未配置为GPIO输出，则锁存器会被设置，但引脚不会被驱动。

表 4-334 GPIO B 数据清除寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0	保留位。
6-0	GPIO38-GPIO32	R/W	xh	每个GPIO端口B引脚（GPIO32-GPIO38）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会将相应的输出数据锁存器置低。如果引脚配置为GPIO输出，则该引脚将被驱动为低电平。如果引脚未配置为GPIO输出，则锁存器会被清零，但引脚不会被驱动。

表 4-335 GPIO B 数据翻转寄存器位域描述

位域	位名	类型	初始值	描述
31-7	Reserved	R	0	保留位。
6-0	GPIO38-GPIO32	R/W	xh	每个GPIO端口B引脚（GPIO32-GPIO38）对应寄存器中的一个位。 0：写入0将被忽略。该寄存器总是读回0。 1：写入1会强制相应的输出数据锁存器从其当前状态切换。如果引脚配置为GPIO输出，则会以与其当前状态相反的方向驱动。如果引脚未配置为GPIO输出，则锁存器被清零，但引脚不会被驱动。

4.13.5.19 模拟IO数据寄存器



图 4-335 模拟 IO 数据寄存器

表 4-336 模拟 IO 数据寄存器位域描述

位域	位名	类型	初始值	描述
31-15	Reserved	R	0h	保留位。
14-0	AIn	R/W	xh	每个位对应一个AI端口引脚. 0：读取0表示引脚当前状态为低电平，与引脚配置的模式无关。 如果在相应寄存器中将引脚配置为AIO输出，写入0将强制输出0。否则，该值将被锁存，但不会用于驱动引脚。 1：读取1表示引脚当前状态为高电平，与引脚配置的模式无关。 如果在相应寄存器中将引脚配置为AIO输出，则写入1将强制输出1。否则，该值将被锁存，但不会用于驱动引脚。

4.13.5.20 模拟IO数据置位，清除，翻转寄存器



图 4-336 模拟 IO 数据置位，清除，翻转寄存器

表 4-337 模拟 IO 数据置位寄存器位域描述

位域	位名	类型	初始值	描述
31-15	Reserved	R	0h	保留位。
14-0	AIn	R/W	xh	每个AI引脚对应寄存器中的一个位。 0：0的写入将被忽略。该寄存器总是读回0。 1：写入1会将相应的输出数据锁存器置高。如果引脚配置为AIO输出那么它将被驱动为高电平。如果引脚未配置为AIO输出，则锁存器被设置，但引脚不会被驱动。

表 4-338 模拟 IO 数据清除寄存器位域描述

位域	位名	类型	初始值	描述
31-15	Reserved	R	0h	保留位。
14-0	AIn	R/W	xh	每个AI引脚对应寄存器中的一个位。

				0：0的写入将被忽略。该寄存器总是读回0。 1：写入1则锁存器被清零，但引脚不会被驱动。

表 4-339 模拟 IO 数据翻转寄存器位域描述

位域	位名	类型	初始值	描述
31-15	Reserved	R	0h	保留位。
14-0	AIn	R/W	xh	每个AI引脚对应寄存器中的一个位。 0：0的写入将被忽略。该寄存器总是读回0。 1 写入 则锁存器被清零，但引脚不会被驱动。

4.13.5.21 GPIO XINTn中断选择寄存器

图 4-337 GPIO XINTn 中断选择寄存器

表 4-340 GPIO XINTn 中断选择寄存器位域描述

位域	位名	类型	初始值	描述
15-5	Reserved	R	0h	保留位。
4-0	GPIOXINTnSEL	R/W	0h	选择端口AGPIO信号（GPIO0-GPIO29）。用作XINT1、XINT2或XINT3中断源的XINT3中断源。此外，用户可以在XINT1CR、XINT2CR或XINT3CR寄存器中配置中断。 要将XINT2用作ADC转换起始，需要ADCSOCxCTL寄存器中使能。ADCSOC信号始终对上升沿敏感。 00000选择GPIO0引脚作为XINTn中断源（默认值）。 00001选择GPIO1引脚作为XINTn中断源。 11101选择GPIO29引脚作为XINTn中断源 11110保留 11111保留

4.13.5.22 低功耗GPIO端口选择寄存器



图 4-338 低功耗 GPIO 端口选择寄存器

表 4-341 低功耗 GPIO 端口选择寄存器位域描述

位域	位名	类型	初始值	描述
31-30	Reserved	R/W	0h	保留位。
29-0	GPIO31-GPIO0	R/W	0h	低功耗模式唤醒选择。寄存器中的每一位都对应一个GPIO端口A引脚（GPIO0-GPIO29）。 0：如果该位被清零，则相应引脚上的信号对HALT和STANDBY低功耗模式没有影响。 1：如果相应位设置为1，则相应引脚上的信号可从HALT和STANDBY两种模式下唤醒设备。

5 智能预驱

5.1 功能框图



图 5-1 预驱模块框图

5.2 概述

ADM32F036A3Q 的预驱模块集成 3 个半桥预驱动器、智能电源管理、智能保护以及母线电流保护，可用于有刷/无刷电机的驱动。它使用六个外部 N 型 MOSFET 以驱动一个三相无刷直流电机。三

组独立的 PWM 信号接口允许其轻松连接到前一级的控制电路，支持全桥的同时也支持半桥、H 桥驱动，能够适用于各种电机驱动场景。内部传感放大器可提高可调的电机母线电流控制精度。内部 5V 的 LDO 可向前一级 DSP 提供 100mA 驱动电流。集成的电荷泵无需外部自举电路，能提供 100%占空比支持。

表 5-1 为预驱模块输出引脚信号对应 DSP 内部 PWM 关系：

表 5-1 预驱模块输出引脚信号对应 DSP 内部 PWM 关系

驱动模块输出引脚信号	对应 DSP 内部 PWM 信号
HO1	GPIO6/PWM4A
LO1	GPIO7/PWM4B
HO2	GPIO4/PWM3A
LO2	GPIO5/PWM3B
HO3	GPIO2/PWM2A
LO3	GPIO3/PWM2B

5.3 功能描述

表 5-2 列出了推荐外部器件。

表 5-2 外部器件

器件	PIN1	PIN2	介绍
$C_{(VM1)}$	VM	VSS	额定电压 VM 的 0.1μF 陶瓷电容
$C_{(VM2)}$	VM	VSS	额定电压 VM 且≥10μF 的电解电容
$C_{(VCP)}$	VCP	VM	1μF 陶瓷电容
$C_{(SW)}$	CPH	CPL	额定电压 VM 的 0.1μF X7R 电容
$C_{(VDDIO1)}$	VDDIO	VSS	0.1μF 陶瓷电容
$C_{(VDDIO2)}$	VDDIO	VSS	4.7μF 陶瓷电容
$C_{(AVDD)}$	AVDD	VSS	1μF 陶瓷电容
$R_{(SENSE)}$	SP	SN or VSS	可选低边检测电阻

5.3.1 母线电流过流保护

当三相桥在正向或反向驱动中启用时，电流通过绕阻的上升速率取决于直流电压和绕阻的电感。当母线电流达到电流阈值时，三相桥就会关闭。

母线过流电流由比较器设置，该比较器将连接到母线电流采样电阻两端(SP、SN)，将采样电阻两端的电压乘以 A_V，与由寄存器配置的 VREF 进行比较。系数 A_V 是分流放大器增益。

采用式(1)计算母线过流电流(I_{CHOP})：

$$I_{(CHOP)} = \frac{V_{VREF} - V_{IO} \times A_V}{A_V \times R_{(SENSE)}} \qquad (1)$$

如果 SP 和 SN 引脚上的电压超过一定值，则预驱系统会标记过电流情况。

例如，选择 50mΩ的采样电阻和 3V 的 VREF 值，A_V 为 4V/V，V_{IO} 假设为 50mV，则母线过流阈值为 14A。

5.3.2 故障监测与IIC通信

预驱中的数字模块作为 IIC 的从机，DSP 内核通 IIC 串行通信对预驱内寄存器数据读写。SDA 引脚具有漏极开路输出。当检测到故障时，SDA 引脚为逻辑低。具体 IIC 串行通信功能配置参考 4.7 章节。

5.3.3 PWM栅极驱动

预驱模块具有驱动外部三相桥的栅极驱动模块。图 5-2 所示为预驱动电路框图。



图 5-2 预驱模块框图

预驱模块内的栅极驱动器直接驱动 N 沟道 MOSFET，从而驱动电机。高侧栅极驱动电压由电荷泵提供，而低侧栅极驱动电压由内部 LDO 间接提供。

栅极驱动的峰值灌电流大约是峰值拉电流的 1.1 倍。可通过串联电阻来调整峰值驱动电流，从而改变转换速率。

在快速切换过程中可能会在 VM 和 COM 引脚上产生额外的噪声。这种额外的噪声是因为体二极管瞬间进行反向偏置时，低侧体二极管的反向恢复时间相对较长，类似于直通。切换时间慢可能会导致功耗过度，因为外部 FETS 的开启和关闭时间更长。

当改变输出状态时，在短时间内($t_{(DRIVE)}$)施加峰值电流($I_{(DRIVE)}$)，以对栅极电容充电。在此之后，使用弱电流源(I_{HOLD})将栅极保持在所需状态。当为给定的外部 FET 选择栅极驱动强度时（通过外

接电阻来调整），所选电流必须足够高，以便在 $t_{(DRIVE)}$期间对栅极进行完全充电和放电，否则 FET 中会产生更多的功耗。

在高侧开启期间，低侧栅极通过强下拉(I_{STRONG})被拉低。即使在输出端发生快速切换时，这种强下拉也会防止低压侧 FET 的 Q_{GS} 充电并使其保持关断。



图 5-3 dv/dt 噪声

同时，栅极驱动电路在模拟电路中加入死区时间。当同桥的开关开启，死区时间可以防止对应另一个开关开启。

•米勒电容(Q_{GD})

若外部 FET 栅极开启，需对以下电容充电：

- 栅到源极电荷，Q_{GS}
- 栅到漏极电荷，Q_{GD}
- 其余的栅极电荷，Q_G



图 5-4 FET 栅极充电曲线

5.3.4 死区时间

死区时间($t_{(DEAD)}$)为 SHx 引脚处于 Hi-Z 状态时在关闭其中一个 FET 和打开另一个 FET 之间的时间。例如，在关闭高边桥功率 FET 和打开低边桥功率 FET 之间时 ，输出为 Hi-Z。

死区时间由插入的数字死区时间和 FET 的栅极电压变化组成，死区时间可由寄存器配置(120ns,240ns,480ns,960ns)。除了这个数字死区时间外，只要 GLx 引脚对地或 GHx 引脚对 SHx 引脚的电压小于 FET 阈值电压，输出就是 Hi-Z。

5.3.5 传输延迟

传输延时时间(t_{PD})为输入沿到输出变化之间的时间，主要由两部分组成：输入限幅和输出回转延迟，输入限幅防止输入引脚上的噪声影响输出状态。栅极驱动转换速率也会影响延迟时间。

5.3.6 VDS过流检测

栅极驱动电路在驱动电机时监测每个外部 FET 的 VDS 电压。高边桥通过 VDRAIN 与 SHx 引脚测量 FET 上的 VDS 电压。低边桥通过连接 SHx 与 SLx 引脚测量 VDS 上的电压。VDRAIN 内部与 VM 连接，SLx 内部与 COM 相连。

当 OCP 抗尖峰脉冲时间结束后，监测的电压大于 OCP 阈值电压($V_{DS(OCP)}$)时，判定为 OCP。



图 5-5 OCP 模块框图

5.3.7 电荷泵

集成电荷泵模块向高边桥 N 型功率 FET 提供栅极驱动电压。电荷泵需要在 VM 和 VCP 引脚之间放置电容。此外，CPH 和 CPL 引脚之间需要放置低 ESR 陶瓷电容。当 VM 电压低于 12V 时，该电荷泵起到电压倍增器的作用，如果无负载，则产生等于 $2\times V_{VM}$-1.5V 的 V_{VCP}。当 VM 电压大于 12V 时，电荷泵调节输出电压(V_{VCP})，使其等于 V_{VM}+10.5V。



图 5-6 电荷泵模块

5.3.8 栅极驱动钳位

钳位结构将栅极驱动输出电压限制在 VC(GS)电压，以保护功率 FET 免受损坏。正钳位电压通过二极管实现，负钳位电压使用内部驱动管的体二极管实现。



图 5-7 栅极钳位

5.3.9 保护电路

预驱系统具有防 VM 欠压、电荷泵欠压、过流、栅驱动短路和过温事件的功能。

(1) VM 欠压锁定(UVLO2、UVLO1)

如果 VM 引脚上的电压降至 V_{UVLO2} 以下，触发 UVLO2 欠压锁定，H 桥中的所有 FET 都将被禁用，电荷泵将被禁用，SDA 引脚变为低电平。如果 VM 降至 V_{UVLO1} 以下，触发 UVLO1 欠压锁定，关闭 LIN 收发器，SCL 引脚变为低电平。

(2) VCP 欠压锁定(CPUV)

如果 VCP 引脚上的电压降至电荷泵欠压(CPUV)锁定的阈值电压以下，触发 CPUV 欠压锁定，H 桥中的所有 FET 都将被禁用，SDA 引脚将被驱动为低电平。

(3) 过流保护(OCP)

通过监测外部 FET 两端的 VDS 电压降来感测过电流。如果驱动 FET 两端的电压超过 $V_{OS(OCP)}$电平的时间超过 OCP 抗尖峰脉冲时间，则识别出 OCP 事件，三相桥中的所有 FET 都被禁用，SDA 引脚变为低电平。

(4) 栅驱动故障(GDF)

监测 GHx 和 GLx 引脚，如果外部 FET 栅极上的电压在 $t_{(DRIVE)}$时间后没有增加或减少，则检测到栅极驱动器故障。如果 GHx 或 GLx 引脚与 COM、SHx 或 VM 引脚短路或所选的 IDRIVE 设置不足以接通外部 FET，则也会发生栅极驱动器故障，三相桥中的所有 FET 都被禁用，SDA 引脚被驱动为低电平。

(5) 热关断(TSD)

如果芯片温度超过 T_{SD} 温度，则三相桥中的所有 FET 都将被禁用，电荷泵将关闭，AVDD 将被禁用，SDA 引脚将被拉低；关闭 LIN 收发器，SCL 拉低。当芯片温度降至 T_{SD} - T_{hys} 以下时，芯片会自动恢复工作并释放 SDA 引脚。

6 供电介绍

6.1 片上 LDO 电源管理

ADM32F036A3Q 芯片有 3 个电压域：电荷泵（VCP），5V 电压域（VDDIO），1.2V 电压域（VDD），。芯片内供电采用 LDO 技术，VCP，VDDIO，VDD 引脚增加去耦电容即可完成对芯片各模块的供电。



图 6-1 芯片各模块供电示意图

图 6-1 所示为芯片内各模块的供电示意图，。

VM 母线电压分别给 2 个 5V LDO 供电，一个为输出 5V 的 LDO，为数字 IO 提供电源电压 。VDDIO 引脚需接大于 2.2uF 的去耦电容，提高电源高频纹波抑制能力，需要增加一个 0.1uF 电容并联。一个输出 5V 的 LDO 提供预驱模拟电源 AVDD，外接 1uf 电容。

电荷泵需要在 VM 和 VCP 引脚之间放置电容。此外，CPH 和 CPL 引脚之间需要放置低 ESR 陶瓷电容。当 VM 电压低于 13.5V 时，该电荷泵起到电压倍增器的作用，如果无负载，则产生等于 $2\times V_{VM}$-1.5V 的 V_{VCP}。当 VM 电压大于 13.5V 时，电荷泵调节输出电压(V_{VCP})，使其等于 V_{VM}+10.5V。

一个为 5V 转 1.2V 的 LDO，为内核和 PLL 提供电源电压，VDD 引脚需接大于 2.2uF 的去耦电容，提高电源高频纹波抑制能力，需要增加一个 0.1uF 电容并联。

图 6-1 中 Vbus 为供电范围为 5.5V~40V。VM 引脚滤波电容最小 1uF，最大可以到几十 uF 。布板时，建议数字地 VSS 与模拟地 VSSA 分开单点连接。，COM 为功率地（低边桥驱动及电荷泵公共端），需单点连接。

6.2 内核 LDO /BOR/POR

数字内核、模拟外设和 I/O 电路运行在三个不同的电压上，内核电压（V_{DD}）和模拟电压（V_{DDA}）由片载线性稳压器（LDO）提供，这两个 LDO 的输入都来自 V_{DDIO} 电源。 此外，在加电和运行模式期间，内部加电复位 (POR) 和欠压复位 (BOR) 电路监控 V_{DD}、V_{DDA} 和 V_{DDIO} 三个电源轨。

6.2.1 片载电压稳压器 (LDO)

内核电压（V_{DD}）和模拟电压（V_{DDA}）由片载线性稳压器（LDO）提供，这两个 LDO 都由 V_{DDIO} 电源供电。 因此，V_{DD} 和 V_{DDA} 引脚上都需要电容来稳定生成的电压，无需外部供电。

6.2.2 使用片载 LDO

片载 LDO 都是上电默认自动开启。 在这种情况下，内核所需的 V_{DD} 电压和模拟电路所需的 V_{DDA} 电压都将由 LDO 生成。 为 LDO 提供稳定的电压，V_{DD} 与 V_{SS} 之间应连接一组 0.1μF 和 2.2μF （典型值）的并联电容，V_{DDA} 与 V_{SSA} 之间应连接一组 0.1μF 和 4.7μF （典型值）的并联电容。 这些电容应该被放置在尽可能接近 V_{DD}、V_{DDA} 引脚的位置。

6.2.3 片载上电复位 (POR) 和欠压复位(BOR) 电路

本产品包含加电复位 (POR) 和欠压复位 (BOR)两个电路， POR 监控 V_{DD}、 V_{DDA} 和 V_{DDIO} 的上电过程，BOR 监控 V_{DD}、 V_{DDA} 和 V_{DDIO} 的掉电过程。当其中任何一个电压低于各自的触发点时，都将使$\overline{XRS}$引脚输出低电平。此时，整个芯片将被强制复位，GPIO 表现为高阻态。可以通过配置 BORCFG 寄存器禁用 BOR 功能。

7 电气规范

7.1 建议的运行条件

供电					
参数		**最小值**	**典型值**	**最大值**	**单位**
母线输入电压范围 VM		5.5	13.5	40	V
预驱模拟电源 AVDD		4.6	5	5.3	V
器件电源电压，I/O，VDDIO(1)		4.6	5	5.3	V
VCP 电压	VVM=13.5V;IVCP=0 to 18mA	22.5	24	25.5	V
	VVM=8V;IVCP=0 to 15mA	13.5	14.5	15.5	
	VVM=5.5V;IVCP=0 to 12mA	8.5	9.5	10.5	
内核电压，VDD			1.23		V
电源接地，VSS			0		V
模拟电源电压，VDDA(1)			3		V
模拟接地，VSSA			0		V
fSYSCLKOUT 器件时钟频率（系统时钟）				100	MHz
高电平输入电压，VIH		0.6*VDDIO		VDDIO +0.3	V
低电平输入电压，VIL		Vss -0.3		0.8	V
高电平输出拉电流，VOH= VOH(最小值)，IOH	所有 GPIO/AIx 引脚			-4	mA
	组 2(2)			-8	
低电平输出灌电流 VOL=VOL（最大值），IOL	所有 GPIO/AIx 引脚			4	mA
	组 2(2)			8	
预驱					
VGSH 高边桥 VGS 栅极驱动(gate-to-source)	VVM>13.5V		10.5	11.5	V
	VVM=8V	5.5		7.5	
	VVM=5.5V	3		5	
VGSL 低边桥 VGS 栅极驱动(gate-to-source)	VVM >10.5V		10.5		V
	VVM <10.5V	VM-2	-	-	
V(UVLO2) VM 欠压锁定	VM 下降;UVLO2 报	-	4.5	5.6	V
	VM 上升;UVLO2 恢	-	4.75	5.75	V
V(UVLO1) LIN 欠压锁定	VM 下降;UVLO1 报	-	3.4	4.5	V
	VM 上升;UVLO1 恢	-	3.5	4.7	V
Vhys(UVLO) VM 欠压迟滞	上升到下降阈值	100		-	mV
V(CP_UV) 电荷泵欠压锁定	VCP 下降；CPUV 报	-	VVM+1.2	-	-
VSP(OCP) 由感应放大器测量的过流保护触发电平	VSLx 对 VSS 电压值	0.8	1	1.2	V
VC(GS) 栅极驱动钳位电压	正钳位电压	13		18.5	V
	负钳位电压	-1.6		-0.8	V
温度					
结温，TJ	Q 版本	-40		150	°C
环境温度，TA	Q 版本	-40		125	°C

(1) VDDIO 和 VDDA 之间的差距应保持在大约 0.2 V 以上，VDDA 是由 VDDIO 供电的 LDO 产生的。

(2) 第 2 组引脚包括：GPIO16、GPIO17、GPIO18、GPIO19。

(3) 内部 LDO 上电过程中存在过冲行为属正常现象，按照推荐的上电要求以及引脚外接电容要求可保证器件正常运行。

7.2 电气特性 (1)

在建议的运行条件下（除非额外注明）

参数	测试条件	最小值	典型值	最大值	单位
供电					
VM 工作电压	-	4.5	13.5	40	V
VM 休眠电流	休眠模式;VVM=13.5V;TA=25℃			50	uA
	休眠模式;VVM=13.5V;TA=125℃			60	uA
电荷泵 VCP 工作电压	VM<12V	-	$2\times V_{VM}$-1.5		V
	VM>12V	-	$V_{VM+10.5}$		V
VDDIO 电压范围	2-mA load，VM=13.5V	4..8	5	5.3	V
AVDD 电压范围	2-mA load，VM=13.5V	4.8	5	5.3	V
VDDIO 电压范围	10-mA load，VM=13.5V	4..6	5	5.3	V
AVDD 电压范围	10-mA load，VM=13.5V	4.6	5	5.3	V
预驱					
IDRIVE(SRC_HS) 高边桥拉电流 (VVM=5.5V)					mA
IDRIVE(SNK_HS) 高边桥灌电流 (VVM=5.5V)					mA
IDRIVE(SRC_LS) 低边桥拉电流					mA
IDRIVE(SNK_LS)低边桥灌电流 (VVM=5.5V)					mA
IDRIVE(SRC_HS)高边桥拉电流 (VVM=8V)			400		mA
IDRIVE(SNK_HS)高边桥灌电流 (VVM=8V)			360		mA
IDRIVE(SRC_LS)低边桥拉电流 (VVM=8V)			400		mA
IDRIVE(SNK_LS)低边桥灌电流 (VVM=8V)			440		mA
IDRIVE(SRC_HS)高边桥拉电流 (VVM=13.5V)			400		mA
IDRIVE(SNK_HS)高边桥灌电流 (VVM=13.5V)			420		mA
IDRIVE(SRC_LS)低边桥拉电流 (VVM=13.5V)			400		mA
IDRIVE(SNK_LS)低边桥灌电流 (VVM=13.5V)			440		mA
IHOLD FET 保持电流	tDRIVE 后的拉电流		10		mA
	tDRIVE 后的灌电流		40		
IHOLD FET 关闭时强下拉电流	GHx		750		mA

参数		测试条件		最小值	典型值	最大值	单位
		GLx			1000		
OPA 放大倍数		GAIN_CS=2′ b00; 13mV<VSP<1500mV;VSN=VSS		1.92	2	2.08	V/V
		GAIN_CS=2′ b01; 13mV<VSP<750mV;VSN=VSS		3.84	4	4.16	V/V
		GAIN_CS=2′ b10; 12mV<VSP<375mV;VSN=VSS		7.68	8	8.32	V/V
		GAIN_CS=2′ b11; 12mV<VSP<187mV;VSN=VSS		15.36	16	16.64	V/V
VIO	OPA 失调电压	VSP=VSN=VSS			5	10	mV
VIO(DRIFT)	漂移失调电压	VSP=VSN=VSS			10		μV/℃
ISP	SP 输出电流	VSP=100mV;VSN=VSS			-20		μA
VSO	SO 输出电压			Av*Vio		4.5	V
C(SO)	SO 负载电容					10	PF
DSP 内核							
VOH 高电平输出电压		IOH=IOH 最大值		VDDIO – 0.9			V
		IOH=50μA		VDDIO-0.2			
VOL 低电平输出电压		IOL=IOL 最大值				0.4	V
IIL输入电流 (低电平)	带有上拉电阻器	VDDIO=3.3V, VIN=0V	所有 GPIO		-98		μA
			$\overline{XRS}$引脚		-196		
		VDDIO=5V, VIN=0V	所有 GPIO		-230		
			$\overline{XRS}$引脚		-460		
	带有下拉电阻器	VDDIO=3.3V，VIN=0V				±2	
IIH输入电流 (高电平)	上拉电阻器被启用	VDDIO=3.3V，VIN= VDDIO				±2	μA
	下拉电阻器被启用	VDDIO=3.3V，VIN= VDDIO			40		
		VDDIO=5V，VIN= VDDIO			92		
IOZ 输出电流，高阻抗状态（关闭状态）		VO=VDDIO 或者 0V				±2	μA
Ci 输入电容					2		pF
VDDIOBOR 触发点		下降的 VDDIO			2.65		V
监视器复位延迟时间		延迟时间过后，BOR/POR 事件被移除以释放$\overline{XRS}$（VDDIO =3.3V）		280		850	μs
		延迟时间过后，BOR/POR 事件被移除以释放$\overline{XRS}$（VDDIO =5V）		160		600	μs
LDO VDD 输出		内部 LDO 打开			1.23		V
保护电路							
V(UVLO2) VM	欠压锁定	VM 下降;UVLO2 报错		-	4.5	5.6	V
		VM 上升;UVLO2 恢复		-	4.75	5.75	V
V(UVLO1) LIN	欠压锁定	VM 下降;UVLO1 报错		-	3.4	4.5	V
		VM 上升;UVLO1 恢复		-	3.5	4.7	V
Vhys(UVLO)	VM 欠压迟滞	上升到下降阈值		100		-	mV
V(CP_UV)	电荷泵欠压锁定	VCP 下降；CPUV 报错			VVM+1.2		V
		VDS_H_LEVEL=000			0.06		
		VDS_H_LEVEL=000			0.148		

参数		测试条件	最小值	典型值	最大值	单位
VDS(OCP)	VDS(OCP)高边桥 VDS 档位	VDS_H_LEVEL=000		0.170		V
		VDS_H_LEVEL=000		0.200		
		VDS_H_LEVEL=100		0.12		
		VDS_H_LEVEL=101		0.24		
		VDS_H_LEVEL=110		0.48		
		VDS_H_LEVEL=111		0.96		
VDS(OCP)	VDS(OCP)低边桥 VDS 档位	VDS_L_LEVEL=0000		0.06		V
		VDS_L_LEVEL=0001		0.148		
		VDS_L_LEVEL=0010		0.170		
		VDS_L_LEVEL=0011		0.200		
		VDS_L_LEVEL=0100		0.12		
		VDS_L_LEVEL=0101		0.24		
		VDS_L_LEVEL=0110		0.36		
		VDS_L_LEVEL=0111		0.48		
		VDS_L_LEVEL=1000		0.60		
		VDS_L_LEVEL=1001		0.72		
		VDS_L_LEVEL=1010		0.84		
		VDS_L_LEVEL=1011		0.96		
		VDS_L_LEVEL=1100		1.20		
		VDS_L_LEVEL=1101		1.44		
		VDS_L_LEVEL=1110		1.68		
		VDS_L_LEVEL=1111		1.92		
VSP(OCP)	由感应放大器测量的过流保护触发电平	VSLx 对 VSS 电压值	0.8	1	1.2	V
T(OTW)	热预警	裸片温度测试	120	135	150	℃
TSD	热关断	裸片温度测试	160			℃
Thys	热迟滞	裸片温度测试		20		℃
VC(GS)	栅极驱动钳位电压	正钳位电压	13		18.5	V
		负钳位电压	-1.6		-0.8	

(1) 当片载 LDO 被使用时，它的输出由 POR电路监控。

(2) 片载LDO输出内核电压受POR/BOR电路监控，如果内核电压超出范围，将复位器件。

7.3 流耗

表 7-1 ADM32F036A3Q 在 100MHz SYSCLKOUT 运行条件下的流耗

模式	测试条件	LDO 被启用				LDO 被禁用（此功能被禁止）					
		I_{DDIO}(1)		I_{DDA}(2)		I_{DD}		I_{DDIO}(1)		I_{DDA}(2)	
		典型值(3)	最大值	典型值(3)	最大值	典型值(3)	最大值	典型值(3)	最大值	典型值(3)	最大值
可用（闪存）	下列的外设时钟被启用： • epwm1/2/3/4/5 • ecap1 • ecan • lin • cla • hrpwm • sci-a • spi-a/b • adc • iic • comp 1/2/3 • cpu-timer0/1/2 • hrcap1/2 • canfd • opa • pga1/2/3 • t-senser 所有 PWM 引脚被切换至 150kHz。所有 I/O 引脚保持未连接状态。(4)(5) 正在闪存之外运行的代码具有 2 个等待状态。XCLKOUT 被关闭。	50 mA(6)	/	14mA	/						
IDLE	• 闪存休眠。 •XCLKOUT 被关闭。 •所有外设时钟被关闭。	13.5mA	/	950μA	/						
STANDBY	• 闪存休眠。 • 外设时钟被关闭。	10.1mA	/	950μA	/						
HALT	• 闪存休眠。 • 外设时钟关闭。 • 输入时钟禁用。(7)	8.4mA		950μA	/						

(1) I_{DDIO}电流取决于I/O 引脚上的电气负载。

(2) 为了实现所显示的用于 IDLE，STANDBY，和 HALT 的 IDDA 电流，必须通过写入 PCLKCR0 寄存器来明确关闭到 ADC 模块的时钟。

(3) TYP 数适用于常温和典型电压。

(4) 下面的操作在环路内完成：

- 数据持续地从 SPI-A/B，SCI-A，eCAN，LIN，和 I2C 端口中发出。
- 硬件复用器被使用。
- 看门狗被复位。
- ADC 正在执行持续转换。
- COMP1/2 是持续开关电压。
- GPIO17 接通。

(5) CLA 正在持续执行多项式计算。

(6) 对于没有 CLA 的 ADM32F036A3Q 器件，从表 7-1 中用于运行模式的 IDD（LDO 被禁用）/ IDDIO（LDO 被启用）电流数中减去用于 CLA 的 IDD 电流数（请参阅表 7-2）。

(7) 如果石英晶振或者陶瓷谐振器作为时钟源，HALT 模式将关闭片载晶体振荡器。

注

外设 - 器件中执行的 I/O 复用可防止同时使用所有可用外设。这是因为多个外设功能可能共用一个 I/O 引脚。然而，可同时打开到所有外设的时钟，虽然这一配置并无实际用途。如果这一操作完成，器件消耗的电流将大于流耗表中的额定值。

7.3.1 减少流耗

ADM32F036A3Q包含一个减少器件流耗的方法。通过关闭未在指定应用中使用的外设模块的时钟来降低流耗。此外，可利用这三个低功耗模式的任意一个来进一步降低流耗。表7-2表明了通过关闭时钟所实现的流耗降低的典型值。

表 7-2 不同外设的典型流耗（100MHz 时）(1)

外设模块(2)	I_{DD} 电流减少(mA)
ADC	0.8(3)
I2C	0.99
ePWM	1.40
eCAP	1.53
SPI	1.88
COMP/DAC	1.95
HRPWM	1.98
HRCAP	2.15
CPU - 定时器	2.20
内部零引脚振荡器	2.45
CAN	2.98
LIN	3.30
CLA	3.75
CANFD	3.00
OPA	0.002
PGA	0.002
T-SENSOR	0.002

(1) 复位时，所有外设时钟均禁用(除了 CPU 定时器时钟）。只有在外设时钟打开后，才可对外设寄存器进行写入/读取操作。

(2) 对于有多个重复单元的外设模块，此处数据仅表示关闭其中1个单元的流耗降低大小。例如，比如，表中ePWM的流耗降低1.4mA，仅代表关闭一个ePWM外设所降低的流耗大小。

(3) 此数据仅代表取自ADC模块数字部分的流耗降低，关闭ADC的时钟同时也会降低模拟供电电源I_{DDA}流耗。

注

当 XCLKOUT 关闭时，I_{DDIO} 流耗减少了 15mA（典型值）。

注

基线 I_{DD} 电流（在无外设使能情况下，内核执行空操作循环）典型值为 40mA。对于特定应用下 I_{DD} 的基线电流，可在此基线上增加打开对应外设所产生的流耗即可。

进一步降低流耗的方法：

- 如果在 SARAM 上运行代码，闪存模块的电源可关闭。这将使 V_{DD} 电源轨的流耗降低 18mA（典型值），V_{DDIO} 电源轨的流耗降低 13mA（典型值）。
    - 通过禁用负责输出功能的引脚上的上拉电阻，可降低 V_{DDIO} 电源流耗。

7.4 散热设计考虑

根据最终应用设计和运行情况，I_{DD} 和 I_{DDIO} 电流会不同。最终应用中超过建议最大功率耗散的系统可能需要额外的散热增强。环境温度 (T_A) 随着最终应用和产品设计而变化。影响可靠性和功能性的关键参数是 T_J，结温，而非环境温度。因此，应该注意将 T_J 保持在额定限值内。应该测量 $T_{外壳温度}$ 以估算工作结温 T_J。

7.5 无信号缓冲的仿真器连接

图7-1显示了DSP 和JTAG 接头之间针对单处理器配置的连接。如果JTAG接头和DSP之间的距离大于6英寸，那么仿真信号必须加缓冲器。如果距离小于6英寸，通常无需加缓冲器。图7-1显示了较简单、无缓冲的情况。



A. JTAG/GPIO 复用请参阅图 4-307。

图 7-1 无信号缓冲情况下 MCU 与 JTAG 仿真器连接

注

ADM32F036A3Q 器件无 EMU0/EMU1 引脚。对于应用方案上 JTAG 接口的设计，接口上的 EMU0/EMU1 引脚必须通过一个 4.7kΩ（典型值）电阻器连接至 VDDIO 。

7.6 时序参数符号

所用的时序参数符号按照 JEDEC 标准 100 创建。为了缩短符号，某些引脚名称和其它相关术语的缩写如下：

小写下标及其含义：字母和符号及其含义：

a	访问时间	H	高
c	周期时间（周期）	L	低
d	延迟时间	V	有效
f	下降时间	X	未知、改变，或者无关电平
h	保持时间	Z	高阻抗
r	上升时间		
su	建立时间		
t	转换时间		
v	有效时间		
w	脉冲持续时间（宽度）		

7.6.1 时序参数的通用注释

所有输出信号（包括 XCLKOUT）由内部时钟进行同步。

7.6.2 测试负载电路

该测试负载电路用于测量本文档中提供的所有开关特性。



图 7-2 3.3V 测试负载电路

7.6.3 器件时钟表

本小节介绍DSP上可用的不同时钟选项的时序要求和开关特性。表7-3列出了不同时钟的周期时间。

表 7-3 ADM32F036A3Q 时钟表和命名规则（100MHz）

		最小值	典型值	最大值	单位
SYSCLKOUT	$t_{c(SCO)}$，周期时间	10		500	ns
	频率	2		100	MHz
LSPCLK (1)	$t_{c(LCO)}$，周期时间	10	66.67(2)		ns
	频率		15(2)	100	MHz
ADC 时钟	$t_{c(ADCCLK)}$，周期时间	16.67			ns
	频率			60	MHz

(1) 更低的 LSPCLK 将降低器件功耗。

(2) 如果 SYSCLKOUT=60MHz，则该值为默认复位值。

表 7-4 器件计时要求/特性

		最小值	典型值	最大值	单位
片载振荡器时钟（X1/X2 引脚）（晶振/谐振器）	$t_{c(OSC)}$，周期时间	50		200	ns
	频率	5		20	MHz
跛行模式 SYSCLKOUT （/2 启用）	频率范围	1 至 5			MHz
XCLKOUT	$T_{c(XCO)}$，周期时间(C1)	66.67		2000	ns
	频率	0.5		25	MHz
PLL 锁定时间(1)	t_p			1	ms

(1) PLLLOCKPRD 寄存器必须按照 OSCCLK 周期的数量进行更新。如果零引脚振荡器 (10MHz) 作为时钟源，则必须将一个为10000（最小值）的值写入 PLLLOCKPRD 寄存器。

7.7 时钟要求和特性

表 7-5 内部零引脚振荡器 (INTOSC1) 特性

参数		最小值	典型值	最大值	单位
30°C 时的内部零引脚振荡器 1 (INTOSC1)(1)	频率		10.000		MHz
频率精度（调用校准函数校准后）(2)		-1.5%		+1.5%	kHz

(1) 只有当 LDO 启用时，才能确保频率范围。

(2) 调用软件包内的 INTOSC 温度校准函数校准后，内部振荡器的输出频率在产品定义的全温度范围内都能满足±1.5%的频率精度。

表 7-6 XCLKIN 时序要求- 启用 PLL

编号		最小值	最大值	单位
C9	$t_{f(CI)}$ 下降时间，XCLKIN		6	ns
C10	$t_{r(CI)}$ 上升时间，XCLKIN		6	ns
C11	$t_{w(CIL)}$ 脉冲持续时间，XCLKIN 低电平脉宽占空比（$t_{c(OSCCLK)}$）	45	55	%
C12	$t_{w(CIH)}$ 脉冲持续时间，XCLKIN 高电平作为 $t_{c(OSCCLK)}$的一部分的时间	45	55	%

表 7-7 XCLKIN 时序要求-- 禁用 PLL

编号			最小值	最大值	单位
C9	$t_{f(CI)}$下降时间，XCLKIN	高达 20 MHz		6	ns
		20MHz 至 30MHz		2	
C10	$t_{r(CI)}$上升时间，XCLKIN	高达 20 MHz		6	ns
		20MHz 至 30MHz		2	
C11	$t_{w(CIL)}$脉冲持续时间，XCLKIN 低电平作为 $t_{c(OSCCLK)}$的一部分的时间		45	55	%
C12	$t_{w(CIH)}$脉冲持续时间，XCLKIN 高电平作为 $t_{c(OSCCLK)}$的一部分的时间		45	55	%

表 7-7 中显示了可能的配置模式。

表 7-8 XCLKOUT 开关特性（PLL 旁路或者被禁用）(1) (2)

在推荐的运行条件下（除非额外注明）

编号	参数	最小值	典型值	最大值	单位
C3	$t_{f(XCO)}$ 下降时间，XCLKOUT			5	ns
C4	$t_{r(XCO)}$ 上升时间，XCLKOUT			5	ns
C5	$t_{w(XCOL)}$ 脉冲持续时间，XCLKOUT 低电平的时间	H-2		H+2	ns
C6	$t_{w(XCOH)}$ 脉冲持续时间，XCLKOUT 高电平的时间	H-2		H+2	ns

(1) 假定这些参数有一个40pF 的负载。

(2) H=0.5$t_{c(XCO)}$。



A. XCLKIN 与 XCLKOUT 的关系取决于所选择的分频系数。图示波形关系仅用于说明时序参数，可能因实际配置而异。

B. 配置XCLKOUT以反映SYSCLKOUT。

图 7-3 时钟时序

7.8 电源时序

复位后，无需电源时序来确保器件处于正常状态，或者防止上电/断电期间 I/O 上的毛刺脉冲（GPIO19，GPIO34–38 上无毛刺脉冲 I/O）。在器件上电之前，不得将高于 V_{DDIO} 以上的二极管压降 (0.7V) 的电压应用于任何数字引脚上（对于模拟引脚，该值是比 V_{DDA} 高 0.7V 的电压值）。此外，

V_{DDIO}和 V_{DDA}之间的压差应一直在 0.2V 以上，保证 V_{DDA}对应的 LDO 能够正常运行。施加在未上电器件引脚上的电压会以非法方式正偏内部 p-n 结，并产生无法预料的结果。



A. 上电时，SYSCLKOUT 为 OSCCLK/4。由于 XCLK 寄存器内的 XCLKOUTDIV 位的复位状态是0，SYSCLKOUT 在XCLKOUT输出之前会进一步进行 4 分频。在该状态期间，XCLKOUT=OSCCLK/16。

B. 引导 ROM 将 DIVSEL 位配置为 /1 运行。在该状态期间，XCLKOUT=OSCCLK/4。请注意：XCLKOUT只有通过用户代码明确配置，才会显示在引脚上。

C. 复位后，引导 ROM 代码采样 Boot Mode（引导模式）引脚。基于引导模式引脚的状态，引导代码向目的内存或者引导代码函数下达分支指令。如果引导 ROM 代码在上电条件后（在调试器环境中）执行代码，引导代码执行时间由当前SYSCLKOUT的速度而定。SYSCLKOUT 将基于用户环境并可在PLL启用或者不启用时使用。如果引导ROM 代码在上电条件后（在调试器环境中）执行代码，引导代码执行时间由当前的SYSCLKOUT的速度而定。SYSCLKOUT将基于用户环境并可在PLL 启用或者不启用时使用。

D. 由于片载上电复位 (POR) 电路，使用$\overline{\text{XRS}}$引脚是可选的。

E. 当触发BOR、POR时，所有GPIO都会变为高阻状态，POR、BOR释放后，内部上拉/下拉将起作用。

图 7-4 上电复位

表 7-9 复位XRS时序要求

		最小值	典型值	最大值	单位
$t_{h\ (引导模式)}$	引导模式引脚的保持时间	$1000t_{c(SCO)}$			周期
$t_{w(RSL2)}$	脉冲持续时间，XRS 低电平的时间	$32t_{c(OSCCLK)}$			周期

表 7-10 复位XRS开关特性

在推荐运行条件下（除非另行说明）

		测试条件	最小值	典型值	最大值	单位
$t_{w(RSL1)}$	脉冲持续时间，XRS由器件驱动			600		us
$t_{w(WDRS)}$	脉冲持续时间，由看门狗生成复位脉冲			$512t_{c(OSCCLK)}$		周期
$t_{d(EX)}$	延迟时间，XRS高电平后，地址/数据有效			$32t_{c(OSCCLK)}$		周期
$t_{INTOSCST}$	启动时间，内部零引脚振荡器			100		us
t_{OSCST}(1)	晶体振荡器启动时间		1	10		ms

(1) 取决于晶振/谐振器和电路板设计。



A. 复位后，引导 ROM 代码对 BOOT 模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目标内存或引导代码函数。如果引导 ROM 代码在上电条件后（在调试器环境中）执行代码，则引导代码执行时间基于当前 SYSCLKOUT 速度。SYSCLKOUT 将基于用户环境，可以启用或不启用 PLL。

图 7-5 热复位

图7-6所示为写入PLLCR寄存器所产生的结果示例。在第一个阶段，PLLCR=0x0004且SYSCLKOUT=OSCCLK x 2。然后用0x0008写入PLLCR。就在写入PLLCR寄存器后，PLL锁存阶段开始。在此阶段，SYSCLKOUT=OSCCLK/2。在PLL锁存完成后，SYSCLKOUT表示新的频率OSCCLKx4。



图 5-6 写入 PLLCR 寄存器所产生的结果示例

7.9 详细说明

积分非线性

积分非线性是指每个独立代码从零至满刻度所画的一条直线上的偏离。在首次代码转换前，作为零点的点出现1/2 LSB。满刻度点被定义为超过最后一次代码转换的级别1/2 LSB。这个偏离为每一个特定代码的中心到这两个点之间的精确直线的距离。

微分非线性

一个理想ADC 显示分开距离恰好为1 个LSB 的代码转换。DNL 是与该理想值的偏差。小于±1 LSB 的微分非线性误差可确保无丢码。

零偏移

当模拟输入为零伏时，应当发生主进位转换。零误差被定义为实际转换与该点的偏差。

增益误差

第一个代码转换应该出现在比负满量程高1/2 LSB的模拟值 处。最后一次转换应该出现在低于标称满刻度的一个模拟值1.5 LSB 上。增益误差是首次和末次代码转换间的实际差异以及它们之间的理

想差异。

信噪比+失真(SINAD)

SINAD 是测得的输入信号的均方根值与所有其它低于那奎斯特频率的频谱分量（包括谐波但不包括dc）的均方根总和的比。SINAD 的值用分贝表示。

有效位数(ENOB)

对于一个正弦波，SINAD 可用位的数量表示。使用下面的公式，$N=\frac{(SINAD-1.76)}{6.02}$ 有可能获得以 N（有效位数）表达的性能测量值。因此，对于在给定输入频率上用于正弦波输入的器件的有效位数量可从这个测得的SINAD 直接计算。

总谐波失真(THD)

THD 是前9个谐波分量的均方根总和与测得的输入信号的均方根值的比并表达为百分比或者分贝值。

无杂散动态范围(SFDR)

SFDR 是输入信号均方根振幅与峰值寄生信号间以分贝为单位的差值。

7.10 闪存时序

表 7-11 闪存/ OTP 对于温度材料的耐受度(1)

	擦除/编程温度	最小值	典型值	最大值	单位
N_f 闪存对于阵列的耐受度（写入/擦除周期）	-40°C 至 125°C（环境温度）				周期
N_{OTP} OTP 对于阵列的耐受度（写入周期）	-40°C 至 125°C（环境温度）			1	写入

(1) 所示温度范围之外的写入/擦除操作并未说明，有可能影响耐受数。

表 7-12 100MHz SYSCLKOUT 上的闪存参数

参数		最小值	典型值	最大值	单位
编程时间(1)	1 个字（16bit）		240		us
擦除时间(1)	1 个扇区（8K*16bit）		333.9		ms
I_{DDREAD}(2) 读操作时 V_{DD} 流耗					mA
I_{DDPROG}(2) 编程期间的 V_{DD} 流耗					mA
$I_{DDERASE}$(2) 擦除期间的 V_{DD} 流耗					mA

(1) 当器件出货时，片载闪存存储器处于擦除状态。当首次编辑器件时，在编程前无需擦除闪存存储器。然而，对于所有随后的编程操作，需要执行擦除操作。

(2) 室温下包括函数调用开销在内的典型参数，是单独测试 Flash 时的参数。

表 7-13 闪存/ OTP 访问时序

参数		最小值	最大值	单位
t_a	闪存数据读出时间	40		ns
ta（OTP）	OTP 数据读出时间	60		ns

表 7-14 闪存数据保持持续时间

参数	测试条件	典型值	单位
$t_{保持}$ 数据保持持续时间	T=25°C	15	年

表 7-15 不同频率上所需最小的闪存/一次性可编程 (OTP) 等待状态

SYSCLKOUT (MHz)	SYSCLKOUT (ns)	页等待状态 (1)	随机等待状态 (1)	OTP 等待状态
100	10	3	3	5
80	12.5	3	3	4
60	16.67	2	2	3
55	18.18	2	2	3
50	20	1	1	2
45	22.22	1	1	2
40	25	1	1	2
35	28.57	1	1	2
30	33.33	1	1	1
25	40	0	1	1

(1) 随机等待状态必须大于或者等于1 , 用于计算表7-15中页等待状态和随机等待状态的公式如下：

页等待状态 = $\left[\left(\frac{ta}{tc(SCO)}\right)-1\right]$ (四舍五入到下一个最大的整数)

随机等待状态 = $\left[\left(\frac{ta}{tc(SCO)}\right)-1\right]$ (四舍五入到下一个最大的整数，或 1, 以最大的数为准)

计算表7-15中OTP等待状态的公式如下：

OTP 等待状态 = $\left[\left(\frac{ta\ (OTP)}{tc(SCO)}\right)-1\right]$ (四舍五入到下一个最大的整数，或 1, 以最大的数为准)

8 热性能/机械数据

QFN56_7*7

单位：mm







SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.80	0.85	0.90
A1	0	0.02	0.05
b	0.15	0.20	0.25
b1	0.14REF		
c	0.203REF		
D	6.90	7.00	7.10
D2	5.50	5.60	5.70
e	0.40BSC		
Nd	5.20BSC		
Ne	5.20BSC		
E	6.90	7.00	7.10
E2	5.50	5.60	5.70
L	0.35	0.40	0.45
L1	0.05REF		
L2	0.10REF		
R	0.05	0.10	0.15
K	0.30REF		
h	0.30	0.35	0.40

联系方式

公司网址：www.advancechip.com

联系邮箱：sales@advancechip.com

销售联系电话：0731-88731027（长沙）

公司总部地址：长沙市湘江新区东方红街道北斗产业园•黄金园 A5 栋

南京销售中心：南京市秦淮区卡子门大街 19 号紫云智慧广场 6 号楼 15 层